基于FPGA的VGA時序彩條信號實現(xiàn)

3．3 用FPGA下載驗證結(jié)果
對上述分析的兩個模塊，已經(jīng)用QuartusⅡ軟件進(jìn)行仿真驗證，并得到正確的仿真圖形。通過了軟件的測試，設(shè)計進(jìn)入了最終階段――硬件的調(diào)試與通過，本設(shè)計采取的是FPGA開發(fā)板，圖7就是FPGA開發(fā)板的實物圖，將程序?qū)懭隤C機經(jīng)過FPGA芯片在VGA接口處輸出數(shù)據(jù)，并顯示在CRT顯示器中。圖 8，圖9就是設(shè)計出的8種彩色條紋輸出顯示控制器設(shè)計的最終輸出結(jié)果。

由實驗結(jié)果可以看出，該設(shè)計可以正確地輸出8種彩色的橫條紋和豎條紋。從而驗證VGA模塊的時序及彩條信號模塊的正確性。

4 結(jié) 語
在調(diào)試電路時，使用FPGA中多余的邏輯產(chǎn)生VGA信號和彩條信號，所產(chǎn)生的信號穩(wěn)定可靠，為電路調(diào)試帶來了很多方便。
在實際應(yīng)用中，還可以方便地修改彩條信號產(chǎn)生模塊。比如，可以修改行、場計數(shù)器的判斷值，以調(diào)整彩條的大小，增加延時跳變的功能，使輸出的彩條信號產(chǎn)生各種變化。此外，與VGA信號類似，改變行、場狀態(tài)機的轉(zhuǎn)換值和行、場計數(shù)器的設(shè)置，還可以產(chǎn)生其他各種模式的圖像信號，以適應(yīng)不同分辨率圖像顯示的需要。如果在該設(shè)計的基礎(chǔ)上加上采集模塊，就可以顯示希望顯示的圖片。