新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的等位移多點(diǎn)采樣硬幣識(shí)別研究

基于FPGA的等位移多點(diǎn)采樣硬幣識(shí)別研究

作者: 時(shí)間:2009-08-24 來源:網(wǎng)絡(luò) 收藏

由于硬幣在幣道中做勻加速度直線運(yùn)動(dòng),設(shè)硬幣的前沿通過D點(diǎn)時(shí)的速度為vD,則有:


令s為0.1 mm,0.2 mm,0.3 mm,…,設(shè)需要的時(shí)間分別為t0.1,t0.2,t0.3,…。由2.3所述方法可求得a和vD,則通過求解一元二次方程可得到t0.1,t0.2, t0.3,…,若以硬幣通過D點(diǎn)作為零時(shí)間參考點(diǎn),則在t0.1,t0.2,t0.3,…即可得到正確的等值。有:t1=t0.2-t0. 1,t2=t0.3-t0.2,…。
當(dāng)硬幣后沿通過E點(diǎn)時(shí),停止,D點(diǎn)和E點(diǎn)的沿幣道方向的距離為y,設(shè)通過E點(diǎn)的時(shí)刻為tE,則有:


由此即可計(jì)算出tE,即為硬幣通過幣道時(shí)最后一個(gè)采樣點(diǎn)。
根據(jù)式(9),要求得t,涉及到開方運(yùn)算。開方運(yùn)算的算法主要有Newton-Raphson算法、SRT-Redun-ant算法和Non-Redudant算法。這三種算法可以得到開方運(yùn)算的近似結(jié)果。關(guān)于上述三種算法的介紹參見參考文獻(xiàn)[1―3]。
為了有足夠高的檢測(cè)精度,要求t精確到1μs。另外,由于硬幣由C點(diǎn)到D點(diǎn)的最小時(shí)間為0.3 ms,所以必須在0.3 ms內(nèi)完成上述的算法。通過不難實(shí)現(xiàn)這些要求,但是若采用單片機(jī)來實(shí)現(xiàn)就有一定的難度,如:若用51單片機(jī),頻率12 MHz來實(shí)現(xiàn),則機(jī)器周期就是1μs,要實(shí)現(xiàn)上述算法是不可能的。所以在該設(shè)計(jì)中采用實(shí)現(xiàn)。
2.5 基于的多倍周期同步測(cè)頻法
在該設(shè)計(jì)中,檢測(cè)線圈為電渦流反射式互補(bǔ)檢測(cè),準(zhǔn)確地測(cè)試出其輸出頻率是很重要的。對(duì)于頻率的測(cè)試,有測(cè)頻法、測(cè)周期法,但測(cè)量精度都不夠高,在該設(shè)計(jì)中,兩種測(cè)試方法誤差都比較大,所以采用等精度多倍周期同步測(cè)頻法,可達(dá)到較高的精度。
由于硬幣通過檢測(cè)線圈時(shí)的速度范圍為:0.1~0.5 m/s,要求每隔0.1 mm距離采樣一次,則采樣的時(shí)間間隔范圍為0.2~1ms。為了保證采樣的快速和準(zhǔn)確性,采樣時(shí)間不能超過0.2 ms,本設(shè)計(jì)采樣時(shí)間取0.1 ms。
該設(shè)計(jì)中,F(xiàn)PGA的頻率為100 MHz,由檢測(cè)線圈及檢測(cè)電路組成的振蕩器頻率為200 kHz(此頻率指硬幣未通過線圈時(shí)的振蕩頻率)。
所謂測(cè)頻法,就是先給定一個(gè)閘門時(shí)間,在此閘門時(shí)間內(nèi),對(duì)被測(cè)頻率信號(hào)計(jì)數(shù),由此即可計(jì)算出被測(cè)信號(hào)的頻率。在本設(shè)計(jì)中,閘門時(shí)間為0.1 ms,被測(cè)信號(hào)頻率為200 kHz左右,若用測(cè)頻法,則測(cè)量誤差為:
1/(0.1×10-3×200×103)=5%
所謂測(cè)周期法,就是在被測(cè)頻率信號(hào)的一個(gè)周期內(nèi),對(duì)參考頻率信號(hào)進(jìn)行計(jì)數(shù),由此即可計(jì)算出被測(cè)信號(hào)的周期,在本設(shè)計(jì)中,參考頻率信號(hào)為100 MHz,被測(cè)信號(hào)頻率為200 kHz左右,若用測(cè)周期法,則測(cè)量誤差為:
(200×103)/(100×106)=0.2%
由此可見,都有較大的誤差,下面用等精度多倍周期同步測(cè)頻法,既可以在振蕩頻率變化的情況下保持精度的一致,又可以減少測(cè)量誤差,提高測(cè)試精度。
設(shè)被測(cè)信號(hào)頻率為fx,計(jì)數(shù)器CT1對(duì)fx進(jìn)行計(jì)數(shù);參考信號(hào)頻率為fr,計(jì)數(shù)器CT2對(duì)fr進(jìn)行計(jì)數(shù)。
CT1的閘門開放時(shí)間完全與fx的m個(gè)周期同步。閘門開放時(shí)間T1=mtx。在fx的第一個(gè)上升沿和第m+1個(gè)上升沿之間的mtx時(shí)間間隔內(nèi),允許CT2對(duì)fr計(jì)數(shù),計(jì)數(shù)值記為N。上述測(cè)頻的時(shí)序圖如圖7所示。

fx的計(jì)算公式如下:
fx=m/Nfr



關(guān)鍵詞: FPGA 位移 多點(diǎn) 采樣

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉