基于FPGA和MV-D1024E相機(jī)的圖像采集系統(tǒng)

摘要：分析了MV-D1024E系列高幀頻CMOS相機(jī)的工作時序和參數(shù)，闡述了CAMERA-LINK接口協(xié)議，并對高速數(shù)據(jù)流的存儲與處理機(jī)制進(jìn)行分析，利用FPGA實(shí)現(xiàn)了相機(jī)的數(shù)據(jù)接口和控制，并設(shè)計靈活的USB接口，利用PC機(jī)作為參數(shù)輸入和顯示界面。完成一個從圖像采集到存儲、顯示的高幀頻圖像采集系統(tǒng)的設(shè)計。該系統(tǒng)可靠性好、集成度高、功耗低，且滿足不依賴于PC機(jī)的圖像采集系統(tǒng)的應(yīng)用要求。
關(guān) 鍵 詞：MV-D1024E；FPGA；CAMERA-LINK；圖像采集系統(tǒng)

1 引言
圖像采集是數(shù)字圖像處理、圖像識別和機(jī)器視覺的基礎(chǔ)，其應(yīng)用領(lǐng)域非常廣泛。主要采用CCD或CMOS等光電轉(zhuǎn)換器件把光學(xué)影像轉(zhuǎn)化為數(shù)字信號，然后利用相應(yīng)的接口將數(shù)據(jù)輸入到處理器中進(jìn)行圖像的數(shù)字分析和處理。MV-D1024E是基于CMOS的高幀頻系列相機(jī)，具有CAMERA-LINK接口。CAMERA-LINK是一種丁業(yè)應(yīng)用的高速數(shù)據(jù)連接協(xié)議，可為CCD或CMOS等數(shù)字式相機(jī)與圖像采集系統(tǒng)間提供簡單、靈活的通信接口。
通常情況下，圖像采集系統(tǒng)以CCD或CMOS等數(shù)字式相機(jī)為基礎(chǔ)，還需要采集卡來完成數(shù)據(jù)采集，常見的采集卡有基于DSP實(shí)現(xiàn)的和基于FPGA實(shí)現(xiàn)的，MV-D1024E系列相機(jī)也有廠家提供的采集卡，它接收到CAMERA-LINK的數(shù)據(jù)，經(jīng)采集卡簡單處理。數(shù)據(jù)通過PCI總線傳輸?shù)絇C機(jī)。但此類基于PCI總線的數(shù)據(jù)采集方法有一定缺陷，數(shù)據(jù)只能通過PCI接口連接到PC機(jī)，圖像處理的功能只能由PC機(jī)完成。就使系統(tǒng)不能脫離PC機(jī)運(yùn)行，在很多圖像處理的應(yīng)用場合，需要脫離PC機(jī)，并要求系統(tǒng)的體積小、重量輕、功耗低和便攜性好。隨著可編程邏輯器件的廣泛應(yīng)用，現(xiàn)場可編程門陣列(FPGA)以其可靠性好、集成度高、功耗低和運(yùn)算速度高等優(yōu)勢，在高速實(shí)時圖像采集系統(tǒng)得到廣泛應(yīng)用。這里采用FPGA控制MV-D1024E系列相機(jī)的數(shù)據(jù)接口，實(shí)現(xiàn)了脫離PC機(jī)的圖像采集卡功能。為方便系統(tǒng)和用戶輸入，設(shè)計了基于USB的PC機(jī)接口。通過USB接口，同樣可用于脫離PC機(jī)的系統(tǒng)。

2 圖像采集系統(tǒng)結(jié)構(gòu)框圖
圖像采集系統(tǒng)由CAMERA-LINK接口、USB通信接口控制、相機(jī)控制及相機(jī)數(shù)據(jù)緩沖存儲控制等模塊組成，其系統(tǒng)框圖如圖1所示。

核心控制器選用Altera的Cyclone系列EPlC6Q240C8。通過PC機(jī)設(shè)定相機(jī)的曝光時間、幀頻及顯示窗口大小等參數(shù)，由USB將控制命令傳送給FPGA內(nèi)的USB接口控制模塊，其內(nèi)部集成的相機(jī)控制模塊根據(jù)所接收到的參數(shù)，將已固化在FPGA內(nèi)部ROM中的相機(jī)對應(yīng)的控制代碼傳送至CAMERA-LINK模塊處理，然后通過內(nèi)部串行模塊將控制代碼發(fā)送給相機(jī)。相機(jī)得到控制命令后開始工作，通過封裝在其內(nèi)部的CAMERA-LINK模塊將罔像數(shù)據(jù)、時鐘信號、幀頻信號、行頻信號、數(shù)據(jù)有效信號發(fā)到FPGA的CAMERA-LINK模塊，經(jīng)過FPGA中的數(shù)據(jù)緩沖存儲模塊將高速數(shù)據(jù)流進(jìn)行乒乓操作，然后將數(shù)據(jù)傳送給PC顯示及存儲處理。

3 圖像采集系統(tǒng)的設(shè)計
3．1 EP1C6Q240C8簡介
FPGA主器件是Ahera公司Cvclone系列的EPlC6Q240C8，具有5 980個邏輯單元和120 000個典型門資源和185個可編程I／O端口，最高工作時鐘可到300MHz以上，核心供電電壓1．5 V，I／O緩沖供電電壓3．3 v，通過JTAG接口實(shí)現(xiàn)系統(tǒng)配置。使用的配置器件EPC4串行ROM容量約為4 Mbit，可重復(fù)編程50次左右，JTAG接口符合IEEE Std．1149．1標(biāo)準(zhǔn)。
3．2 MV-D1024E相機(jī)及CAMERA-LINK接口簡介
MV-D1024E是高速高動態(tài)的CMOS相機(jī)系列，采用CMOS主動像元技術(shù)，具有12位的采樣分辨率和1 024×1 024的像素分辨率，在此分辨率下幀頻能達(dá)到150幀／s，曝光時間由10 μs～0．41 s，25 ns步進(jìn)可調(diào)，采用CAMERA-LINK接口，用串行口配置相機(jī)。CAMERA-LINK是美國國家半導(dǎo)體公司的驅(qū)動平板顯示器的Channel Link技術(shù)的一種擴(kuò)展技術(shù)，其傳輸率非常高，可達(dá)1 Gb／s，提供高分辨率和各種幀頻的數(shù)字化數(shù)據(jù)，數(shù)據(jù)輸出采用了LVDS格式，速度快而且抗噪較好。根據(jù)應(yīng)用要求，其支持基本(Base)、中檔(Medium)、全部(Full)等數(shù)字格式，該接口具有開放式的接口協(xié)議，兼容性好。它適用于CCD或CMOS等數(shù)字式相機(jī)與圖像采集系統(tǒng)間的通信接口。如圖2所示，當(dāng)FVAL、LVAL和DVAL同時為高電平時，在相機(jī)時鐘PCLK上升沿時數(shù)據(jù)總路線上才有數(shù)據(jù)。

3．3 相機(jī)接口及控制模塊設(shè)計
MV-D1024E系列相機(jī)具有12 bit的數(shù)據(jù)輸出，附加相機(jī)的時鐘PCLK、幀頻信號FVAL、行頻信號LVAL和數(shù)據(jù)有效信號DVAL。圖3為用FPGA設(shè)計生成的相機(jī)接口模塊，該模塊完成相機(jī)數(shù)據(jù)及各時鐘信號的接入，并集成串行接口模塊，將用戶對相機(jī)的控制信號發(fā)送到相機(jī)。完成相機(jī)的參數(shù)設(shè)置功能。