高速FPGA系統(tǒng)的信號完整性測試和分析

圖5 80SJNB軟件得到的分析結(jié)果

5. 高速并行總線的眼圖測試

對于FPGA芯片提供的高速并行總線，由于其數(shù)據(jù)傳送方式并沒有采用內(nèi)嵌時鐘的方法，時鐘可以作為觸發(fā)信號，觀測多路并行總線的眼圖。由于并行總線的通道數(shù)比較多，在示波器中手工測試多通道的眼圖比較繁瑣，有些傳統(tǒng)邏輯分析儀雖然能夠直接進行并行總線的眼圖測試，但無論是測試精度和速度都無法和示波器進行的標準眼圖測試相提并論。

除了能夠通過FPGAView對簡化FPGA的在線調(diào)試，TLA邏輯分析儀能夠配合TDS示波器對FPGA外部信號自動進行多通道的眼圖測試和分析，該功能稱為iVerify眼圖測試，最多可以自動的測試408個通道的眼圖。

泰克為邏輯分析儀和示波器集成提供了一個信號完整性測試工具包，稱為iLink工具包，分為iConnect，iView，以及iVerify眼圖測試三個工具。iVerify是建立在iConnect技術(shù)和iView技術(shù)的基礎(chǔ)上，它能夠自動對多路并行總線進行眼圖測試來徹底驗證被測信號。結(jié)合iConnect技術(shù)，使用一套邏輯分析儀有源探頭進行信號邏輯和模擬的同時觀測，邏輯分析儀可以將被測通道分成多組，每一組3個數(shù)據(jù)通道送入到示波器中進行眼圖測試，示波器的第4個通道作為外部時鐘；采用iView技術(shù)，邏輯分析儀可以自動的將每一次送入示波器的3個數(shù)據(jù)信號的眼圖測試數(shù)據(jù)會傳到邏輯分析儀中，這樣邏輯分析儀就可以再選擇另外一組3個通道進行測試，對于復(fù)雜的高速總線，可以一次測試408個數(shù)據(jù)通道。最后，iVerify技術(shù)通過邏輯分析儀將最多408個數(shù)據(jù)信號的眼圖測試數(shù)據(jù)疊加顯示出來，徹底驗證總線中出現(xiàn)的信號完整性問題。圖6是在TLA邏輯分析儀上自動累計的多個通道眼圖數(shù)據(jù)的色溫顯示。

圖6 TLA邏輯分析儀上顯示多通道眼圖測試結(jié)果

6. 小結(jié)

對于FPGA中的高速串行和并行IO信號，需要根據(jù)被測信號特點和速度來選擇合適的測試和分析工具。當(dāng)測試信號完整性，希望得到最精確的上升時間，下降時間，信號過沖和震鈴等參數(shù)，帶寬是首要選擇。某種意義上帶寬越高，測試精度越高。對于實時示波器而言，高速采集內(nèi)存是眼圖和抖動等信號完整性測試的關(guān)鍵。對于采樣示波器，通過CSA/TDS8200配合80SJNB抖動和噪聲分析軟件，不僅可以精確的測量高速串行信號的抖動和噪聲，并且能夠根據(jù)測量結(jié)果進行精確的抖動、噪聲中每一個分量的分離，和系統(tǒng)的BER相關(guān)，最終為信號完整性驗證人員提供有價值的信息。當(dāng)測試高速時鐘或數(shù)據(jù)抖動時，泰克兩種示波器都配備業(yè)內(nèi)推薦的抖動測試和分析軟件，幫助設(shè)計人員得到抖動結(jié)果，分析抖動產(chǎn)生的原因，最終得到高可靠性的系統(tǒng)。