HDMI 設計指南：HDTV接收機應用中高速PCB的成功設

　　過孔這一術語一般指的是印刷電路板上的電鍍孔。一些應用要求直通的過孔足夠寬，從而能放置穿孔組件的導線，而高速電路板設計一般是在對信號層進行更改時將其作為線跡過孔使用，或將其作為連接過孔使用，以將 SMT 組件與所需的參考層相連接，同時也將同一電位的參考層相互連接（見上一章節(jié)中提及的過孔連接接地層）。
與一個過孔連接的各個層與一個過孔周圍焊盤（過孔焊盤）直接相連接。不必連接的各個層由一個間隙環(huán)將其與過孔相隔開。每個過孔與接地之間都有電容，電容量可以使用如下的方程式計算出近似值：

其中，D2=接地層間隙孔的直徑（內(nèi)徑）
D1=過孔周圍焊盤的直徑（內(nèi)徑）
T=印刷電路板的厚度（內(nèi)厚）
ε1=電路板介電常數(shù)
C=寄生過孔電容 (pF)

　　由于電容與尺寸成一定比例增加，因此，高速設計中的線跡過孔應盡可能的小，以避免較大的容性負載導致的信號衰減。

　　當把一個去耦電容器連接至接地層，或將各個接地層相連接時，與其電容相比，過孔電感更為重要。該電感的數(shù)值大約為：

其中，L=過孔電感 (nH)
h=過孔長度（內(nèi)長）
d=過孔直徑（內(nèi)徑）

　　由于該方程式涉及到一個對數(shù)，所以改變過孔的直徑并不會對電感產(chǎn)生任何影響。改變過孔長度，或多個過孔并聯(lián)可能會使電感發(fā)生較大的變化。因此，應在每個器件的終端放置兩個并聯(lián)的過孔，將耦合電容器與接地連接。對于接地層之間的低電感連接而言，應在電路板上以相等的間隔放置多個過孔。

　　盡管強烈建議不要對高速線跡的電路層進行更改，但是如果有必要更改的話，應確保有一條連續(xù)的電流回路。圖 14 的左邊部分顯示了用于單個電路層更改的電流回流流向，右邊部分顯示了用于多個電路層更改的電流回流流向。

圖14 單個及多個電路層更改的電流回路

　　內(nèi)部間隙環(huán)的一層金屬層片實現(xiàn)了對接地層從底層到頂層的電流流向的更改。因此，當一個信號通過一個過孔，并延續(xù)至同一層的另一側時，不存在電流回流非連續(xù)性的問題。 通過交叉多個參考層實現(xiàn)了從一個層至另一個層的信號線跡更改，這樣使電流回路的設計復雜化。在兩個接地層的情況下，一個接地到接地的過孔必須放置在信號過孔的附近，以確保獲得一個連續(xù)的電流回路（見圖 14 右邊的圖表）。如果參考層為不同電壓電位，如圖 15 中所示的電源層和接地層，電流回路的設計將變得較凌亂，這是由于需要第三個過孔和一個去耦電容器。電流回流開始于其最接近信號電流的電源層底部。之后流經(jīng)電源過孔，通過去耦電容器流向接地過孔，最后回到接地層的頂部。

圖15 單個及多個電路層更改的電流回路

　　放置有多個過孔和去耦電容器的電流回路具有較高的電感，因此不利于信號完整性，并增加了 EMI。如果可能的話，在進行高速布線時，避免更改各個層，這是因為這樣會降低電路板性能，使設計復雜化并增加生產(chǎn)成本。

去耦電容器

　　去耦電容器為 IC 的充電提供了部分資源，該 IC 在對內(nèi)部切換響應時需要大量的電源電流。不足量的去耦會導致所需電源電流不足，阻止 IC 的正常運作，從而導致信號完整性數(shù)據(jù)錯誤的發(fā)生。這就要求其在相關的頻率范圍內(nèi)提供較低的阻抗。為了實現(xiàn)這個目的，通常的做法是均勻地分布電路板上的一組去耦電容器。除了保持信號的完整性以外，去耦電容器還充當了一個 EMC 濾波器，以阻止高頻 RF 信號在整個 PCB 上進行傳播。

　　當在電源層與接地層之間連接一個電容器時，我們實際上是在對配置有一個串聯(lián)諧振電路的電源進行加載，該電路的頻率取決于代表了一個真實電容器等效電路的 R-L-C 組件。圖 16 顯示了一個初始等效電路的寄生組件，以及其向一個串聯(lián)諧振電路的轉化。

圖16 一個串聯(lián)諧振電路模擬的電容器損耗

　　漏電阻 RL 表示低頻情況下漏電流的損耗。RD 和 CD 表示由于分子極化 (RD) 及介電吸收 (CD) 所產(chǎn)生的損耗。RS 表示導線和電容器金屬板中的電阻。三個電阻損耗組成一個等效串聯(lián)電阻 (ESR)。在 ESR 這種情況下，等效串聯(lián)電感 (ESL) 為電容器金屬板及內(nèi)部導線的電感之和。

　　請注意，盡管連接過孔的電容器的阻抗較低，但是會產(chǎn)生大量的串聯(lián)電感。因此，應在每個電容器終端使用兩個過孔來減少過孔電感。

　　圖 17 顯示了電容器阻抗 (Z) 級數(shù)與一個 10 nF 電容器頻率的關系。在遠低于自諧振頻率 (SRF) 條件下，電容性電抗占優(yōu)。同 SRF 更為接近時，電感性電抗受試圖中和電容性分量的影響。在 SRF 上，電容及電感電抗消失，僅有 ESR 存在。請注意，ESR 取決于頻率，且與通常的看法相反，其并不會在 SRF 上達到其最小值，但是阻抗 Z 卻會這樣。

圖17 電容器阻抗與頻率的關系

　　并聯(lián)的電容器能在一個分布式的去耦網(wǎng)絡中運行，其原因是電容總量增加至所選用去耦電容器數(shù)值 N。并且當電容量為這一數(shù)值時，電容器阻抗由于頻率低于 SRF 而有所減少。類似地，電感也會發(fā)生變化，這是因為在頻率高于 SRF 時阻抗會降低。

　　一個可靠的去耦網(wǎng)絡設計必須包括低至 DC 的較低頻率，而 DC 需要實施大型的電容器。因此，為了能在低頻情況下提供足量的低阻抗，應在穩(wěn)壓器的輸出端，以及為 PCB 提供電源的地方放置一些 1 ¼F 到 10 ¼F 的鉭電容。對于更高的頻率范圍而言，應在每一個高速切換 IC 旁邊放置一些 0.1 ¼F 或 0.01 ¼F 的陶瓷電容。

總結

　　本文旨在討論高速 PCB 設計幾個主要方面。盡管已有大量技術性著作、研討會、新聞稿和網(wǎng)上論壇涉及該話題，但是本文目的在于以一個全面的方式為 PCB 設計人員提供主要設計指南。

　　下列提出的幾條建議將會有助于在最短的時間內(nèi)完成符合 EMC 要求的電路板的設計。