新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 利用Cadence PCB SI分析特性阻抗變化因素

利用Cadence PCB SI分析特性阻抗變化因素

作者: 時間:2009-03-13 來源:網(wǎng)絡(luò) 收藏

4.1.2 用圖表表示介電質(zhì)的厚度D1和特性阻抗Z0的關(guān)系

  介電質(zhì)厚度D1在0.05~0.15mm范圍內(nèi),以0.01mm間隔使之了11點的時候,特性阻抗Z0的。


  從這個圖表可以看出,介電質(zhì)厚度D1變大,特性阻抗Z0變大。因為參考面與導(dǎo)體的距離變大,導(dǎo)體和參考面間的電容C變小。

4.1.3 用圖表表示讓導(dǎo)線的厚度T和跟特性阻抗Z0的關(guān)系

  導(dǎo)線的厚度T在0.03~0.04mm范圍內(nèi),以0.001mm間隔了11點的時候,特性阻抗Z0的變化。


  從這個圖表可以看出,導(dǎo)線的厚度T變大,特性阻抗Z0一點點變小。導(dǎo)線的厚度T變大的話,與導(dǎo)體間的電容C和導(dǎo)體的電感L也變大,不過,對特性阻抗Z0的影響因為是電容C變大。

4.1.4 用圖表表示跟介電常數(shù)ε1和特性阻抗Z0的關(guān)系

  介電常數(shù)ε1在3.5~4.5范圍內(nèi),以0.1間隔變化了11點的時候,特性阻抗Z0的變化。


  從這個圖表可以看出,介電常數(shù)ε1變大,特性阻抗Z0變小。因為介電常數(shù)ε1變大,導(dǎo)體和參考面間的電容C變大。

4.1.5 用圖表表示介電常數(shù)ε2和特性阻抗Z0的關(guān)系

  介電常數(shù)ε2在1~5范圍內(nèi),以0.5間隔變化了11點的時候,特性阻抗Z0的變化。

  從這個圖表可以看出,介電常數(shù)ε2變大,特性阻抗Z0變小。因為介電常數(shù)ε2變大,導(dǎo)體和參考面間的電容C變大。

4.2 差分阻抗和各參數(shù)的關(guān)系

  下圖作為標(biāo)準(zhǔn)的層構(gòu)成的時候,計算只做一個參數(shù)變化的時候,差分阻抗的變化。


4.2.1 線間距S和差動阻抗Zdiff的關(guān)系

  線間距S在0.12~0.22mm范圍內(nèi),以0.01mm間隔變化了11點的時候,差分阻抗Zdiff的變化。


  從這個圖表可以,線間距S變大,差分阻抗Zdiff變大。因為線間距S變大,差分線路間的電容C變小。

4.2.2、導(dǎo)線的厚度T和跟差分阻抗Zdiff的關(guān)系

  導(dǎo)線的厚度T在0.03~0.04mm范圍內(nèi),以0.001mm間隔變化了11點的時候,差分阻抗Zdiff的變化。


  從這個圖表可以看出,導(dǎo)線的厚度T變大,差分阻抗Zdiff變小。導(dǎo)線的厚度T變大,導(dǎo)體與參考面間和差分線路間的電容C及導(dǎo)體的電感L也變大,對差分阻抗Zdiff的影響是因為是導(dǎo)體和參考面間和差分線路間的電容C變大。同時,與單線比的話,差分線路間產(chǎn)生的電容,也使差分阻抗Zdiff也變大。

4.2.3 介電常數(shù)ε2和差分阻抗Zdiff的關(guān)系

  介電常數(shù)ε2在1~5范圍內(nèi),以0.5間隔使之變化了11點的時候,差分阻抗Zdiff的變化。


  從這個圖表可以看出,介電常數(shù)ε2變大,差分阻抗Zdiff變小。因為介電常數(shù)ε2變大,導(dǎo)體與參考面間和差分線路間的電容C變大。同時,與單線比的話,差分線路間上產(chǎn)生的電容,也使差分阻抗Zdiff變大。


上一頁 1 2 3 下一頁

關(guān)鍵詞: Cadence PCB 分析 變化

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉