基于過(guò)零點(diǎn)檢測(cè)的高分辨率DAC靜態(tài)測(cè)試方法研究

作者：時(shí)間：2013-07-16 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢(xún)

圖中，虛線表示標(biāo)準(zhǔn)參考信號(hào)f(t)=Asin(ωt+φ)，實(shí)線為疊加之后的信號(hào)，可以看出，tk1、tk2、tk3時(shí)刻為過(guò)零點(diǎn)，Vk的大小由△tk決定?！鱰k的值可以通過(guò)測(cè)量過(guò)零點(diǎn)tk1、tk2、tk3得到，Vk的表達(dá)式可以推導(dǎo)如下：

其中，Nc為在時(shí)間間隔△tk內(nèi)的采樣點(diǎn)數(shù)，fs為設(shè)置的ADC的采樣率。
1．3 測(cè)試方法的弊端
利用以上方法，可以得到DAC輸出電壓的值Vk，進(jìn)而求出靜態(tài)參數(shù)DNL、INL的大小。需要關(guān)注的是：為了得到過(guò)零點(diǎn)序列，參考正弦波的幅值A(chǔ)必須大于DAC的滿量程電壓范圍；同樣由式(5)得到ADC的最低采樣率：

△V幅值分辨率，通過(guò)式(6)可以看出：為了確保測(cè)試的準(zhǔn)確性，△V應(yīng)該盡可能地小，并且在其他條件不變的情況下Nc的值越大越好。因?yàn)檫@種方法的本質(zhì)在于將幅度上的高精度測(cè)試轉(zhuǎn)移到時(shí)間上來(lái)。因此采樣率越高，測(cè)量結(jié)果越準(zhǔn)確，但是采樣率與測(cè)試設(shè)備息息相關(guān)，不可能無(wú)限制提高。這種情況下，如果沒(méi)有設(shè)備能夠提供足夠高的采樣率，那么只能降低信號(hào)頻率f。但是降低信號(hào)頻率f將帶來(lái)另一個(gè)問(wèn)題，就是測(cè)試時(shí)間的成倍增加。
在文獻(xiàn)中作者曾對(duì)16位且幅值為±10V的DAC進(jìn)行了實(shí)測(cè)，采用泰克TDS7404B數(shù)字示波器作為采集信號(hào)用的ADC。其主要參數(shù)為：8位分辨率、20GS／s的最高采樣率。設(shè)置△V=LSB／40，Nc=5，正弦波頻率f=100Hz，幅值A(chǔ)=11V。通過(guò)式(6)得到的采樣率高達(dá)5GS／s。每次測(cè)10個(gè)Vk對(duì)其做平均，這樣每測(cè)一個(gè)Vk花費(fèi)的時(shí)間是0．1s，即便擁有這樣的超高采樣率的設(shè)備，完整地測(cè)一個(gè)16位的DAC所需要的時(shí)間也至少需要兩個(gè)小時(shí)。

2 提出的方法
從降低測(cè)試時(shí)間的角度考慮：首先，從圖3中可以看到，利用正弦波作為參考波形至少需要3個(gè)過(guò)零點(diǎn)才能得到DAC的輸出電壓值，其次，為了降低檢測(cè)每個(gè)過(guò)零點(diǎn)所需要的時(shí)間，最直接的方法就是提高參考信號(hào)的頻率f，但是由于設(shè)備條件的限制，采樣率fs不能再提高。從式(6)中可以看出，Nc、△V都是約定值，不可變動(dòng)，唯一能改變的就是參考正弦波幅值A(chǔ)，但A的最小值也受到限制，因?yàn)橐坏〢小于被測(cè)DAC的量程范圍，DAC中大于A的輸出電壓將無(wú)法測(cè)得。實(shí)際上，A的限制是因?yàn)槲覀冃枰獪y(cè)試每一個(gè)代碼對(duì)應(yīng)的輸出電壓值。

本文引用地址：http://butianyuan.cn/article/192774.htm

但事實(shí)上，我們并不需要測(cè)試每一個(gè)Vk。對(duì)靜態(tài)測(cè)試而言，主要是了解被測(cè)DAC的線性度，如圖4所示。影響DNL的主要是相鄰兩個(gè)輸入代碼的輸出電平幅值之差與理想步長(zhǎng)之間的偏差，即Vk+1-Vk與LSB之差。將DNL、INL的計(jì)算公式適當(dāng)變化如下：

由圖4和式(7)、(9)可以看出，只要知道輸入代碼的實(shí)際電壓與理想電壓的差值，一樣能計(jì)算出DAC的靜態(tài)參數(shù)。
基于以上認(rèn)識(shí)，設(shè)計(jì)了如下的測(cè)試系統(tǒng)架構(gòu)模型。