石英晶體振蕩線路的回路分析

一個(gè)晶體振蕩電路必然會(huì)存在一定范圍的誤差，問題是如何了解這個(gè)誤差范圍，并將誤差值控制在最小的范圍以內(nèi)。

振蕩線路回路分析的目的：

一個(gè)晶體振蕩電路必然會(huì)存在一定范圍的誤差，問題是如何了解這個(gè)誤差范圍，并將誤差值控制在最小的范圍以內(nèi)。

振蕩電路主要有三種誤差來源：

第一種：石英晶體單元本身就存在有不同的精度(也就是容許誤差)。

第二種：誤差來源是石英晶體的溫度特性，也就是頻率隨溫度變化會(huì)出現(xiàn)偏差的現(xiàn)象。

圖1 石英晶體頻率—溫度特性曲線。

第三種：誤差來源來自振蕩電路上的外圍元器件配置，這些組件包括石英晶體、半導(dǎo)體IC、外圍電阻/電容，以及PCB 走線。

進(jìn)行振蕩電路回路分析的目的，就是為了檢視石英晶體在整個(gè)振蕩電路中是否得到理想的匹配。透過回路分析，研發(fā)人員可以在電路設(shè)計(jì)階段就了解石英晶體振蕩電路的匹配狀況，避免在量產(chǎn)后才發(fā)生問題，因?yàn)樵俑脑O(shè)計(jì)很不容易。

回路分析要點(diǎn)

振蕩電路回路分析包含三個(gè)基本的面向，介紹如下：

1. 頻率容許誤差(Frequency Tolerance)的量測(cè)：

頻偏誤差的計(jì)算公式如下：

頻偏誤差=(量測(cè)頻率值–中心頻率值)/中心頻率值x 1,000,000(得出的單位為ppm)。

2. 驅(qū)動(dòng)功率(D.L.，Driver Level)：

計(jì)算公式為：P (uW)= I^2 x Re

3. 負(fù)性阻抗(也稱為起振余量)：-R

負(fù)性阻抗代表振蕩線路的起振余量狀況，也就是這個(gè)電路的健康度，即石英晶體在驅(qū)動(dòng)下容不容易被起振。負(fù)性阻抗的判斷基本值是石英晶體最大ESR 值的3~5 倍。

實(shí)際操作的時(shí)候主要改變負(fù)載電容的匹配，那么我們來看一下負(fù)載電容和各項(xiàng)參數(shù)的關(guān)系：

負(fù)載電容與頻率容許誤差的關(guān)系圖：電容變大，頻率變慢;電容變小，頻率變快

負(fù)載電容與驅(qū)動(dòng)功率的關(guān)系圖：當(dāng)負(fù)載電容變小時(shí)，驅(qū)動(dòng)功率也會(huì)變小

負(fù)載電容與負(fù)性阻抗的關(guān)系圖：當(dāng)負(fù)載電容變小時(shí)，負(fù)性阻抗會(huì)變大

案例分析：

晶體信息

客戶在應(yīng)用MC-146的過程中發(fā)現(xiàn)會(huì)有10%左右的晶體起振時(shí)間過長(zhǎng)、甚至不起振的現(xiàn)象發(fā)生。需要對(duì)電路設(shè)計(jì)進(jìn)行測(cè)試來找到問題的原因和解決方法。

根據(jù)客戶提供參數(shù)測(cè)試得到如下數(shù)據(jù)：

從測(cè)試結(jié)果看客戶初始選擇 Cl= 12.5pF 的MC-146 進(jìn)行設(shè)計(jì)，匹配電容C174=C175=18Pf, 測(cè)得精度為 +4.4 ppm 滿足應(yīng)用要求。同時(shí) DL= 0.119?W 也小于0.5 ?W的要求。

但是我們看到 –R 值為 220 k? 不滿足 –R> 5* ESR 的要求。該設(shè)計(jì)存在起振緩慢或停振的風(fēng)險(xiǎn)，因此需要對(duì)回路的器件參數(shù)進(jìn)行重新設(shè)定。

重新設(shè)定的原則是：使振蕩回路得到的參數(shù)指標(biāo)都滿足設(shè)計(jì)要求。

經(jīng)過測(cè)試發(fā)現(xiàn) Cl=12.5pF 的MC-146 在該系統(tǒng)的所有情況下都不能滿足全部的參數(shù)要求，因此需要更換晶體單元。

結(jié)果顯示當(dāng)使用Cl=7 pF 的MC-146 的時(shí)候，匹配電容C174=7pF C175=6 pF, 測(cè)得精度為 +3.8 ppm 滿足應(yīng)用要求。同時(shí) DL= 0.081?W 也小于0.5 ?W的要求。-R 值為 1000 k???

遠(yuǎn)遠(yuǎn)大于 5倍ESR (325 k?)。因此推薦客戶使用該參數(shù)匹配的電路設(shè)計(jì)，可以保證得到穩(wěn)定可靠的時(shí)鐘頻率。