具有負時間常數(shù)的DPGA條件信號

數(shù)字可編程增益放大器(DPGA)放大或減弱模擬信號，可最大限度地擴大模數(shù)轉換器(ADC)的動態(tài)范圍。大多數(shù)單片DPGA都在運算放大器的反饋環(huán)路中使用了多路復用乘法數(shù)模轉換器(DAC)，如Maxim LTC6910和National Semiconductor LPM8100，以便DAC的輸入代碼可以設置放大器的閉環(huán)增益。不使用單片DPGA，而是使用兩個運算放大器和三個模擬開關來構建基于負時間常數(shù)的DPGA。

無疑，工程師對e–t/RC 收斂指數(shù)非常熟悉，其中RC電路內的電容器以漸進方式放電到零。對于輸入VIN，在t = T = loge(2)RC時V = VIN/2，在t = 2T時V = VIN /4，在t =3T時V = VIN /8，依此類推。

當用一個合成負電阻的有源電路代替R時，工程師可能不太熟悉同一RC拓撲結構的特性，不過同樣簡單。當用–R代替電阻R時，可以創(chuàng)建一個正RC時間常數(shù)。這樣就創(chuàng)建了一個發(fā)散指數(shù)VINe+t/RC。

該波形并非收斂為零，而是在理論上發(fā)散為無窮大，當t=T時V=2VIN，當t=2T時V=4VIN，當t=3T時V=8VIN，依此類推。因此，在啟動“負放電”之后只須等待適當?shù)臅r間(t = log2(V/VIN)，就可放大VIN。發(fā)散指數(shù)和負時間常數(shù)是圖2中的電路的核心概念。

可用由微控制器或其他電路生成的脈沖寬度調制(PWM)信號對放大器增益進行編程。當PWM信號到達邏輯0時，采樣保持電容器C1充電至VIN。當PWM信號循環(huán)到邏輯1時，運算放大器A1驅動R1C1正反饋環(huán)路，創(chuàng)建一個負時間常數(shù)。

只要PWM信號保持在邏輯1，導致C1充電的發(fā)散指數(shù)的上升就會繼續(xù)。這將創(chuàng)建為VOUT(t) = VIN2(t/10?s + .5) 的凈電壓增益。因此，增益= 2(t/10?s + .5)，log(增益) = 3 + 0.6 dB/?s。在放大周期結束時，PWM返回到邏輯0，放大器A2捕捉并保持放大的VIN。

增益和時序之間的對數(shù)關系可提供卓越的增益分辨率，即使是在PWM信號只有8位分辨率，而且其可編程增益在寬范圍情況下，也優(yōu)于0.2 dB/LSB_step。

指數(shù)信號的時序精度和可重復性、ADC采樣、抖動，以及RC時間常數(shù)穩(wěn)定性都會限制放大器的增益編程精度。在圖2中，1 ns時序誤差或抖動都會導致0.007%的增益編程誤差。幸運的是，微控制器和數(shù)據(jù)采集系統(tǒng)中幾乎普遍包括可編程的定時器/計數(shù)器硬件，這通常便于以數(shù)字方式生成可重復的PWM控制信號。