集成在半導(dǎo)體測(cè)試中的重要性

在今年5月1日于美國(guó)加利福尼亞州伯克利（Berkeley）舉行的2006年VLSI測(cè)試研討會(huì)上，一個(gè)專家小組探究了可測(cè)試設(shè)計(jì)（DFT）的發(fā)展前景。我們的姊妹出版物EDN的執(zhí)行主編Ron Wilson報(bào)道說，討論的主要問題是單點(diǎn)工具或集成DFT是否最佳（參考文獻(xiàn)1）。參加討論的專家所代表的公司包括Cadence Design Systems、Mentor Graphics、Synopsys、SynTest和Virage Logic，他們一致認(rèn)為：如欲建立DFT與設(shè)計(jì)工具、診斷工具、可制造性設(shè)計(jì)工具和ATE的聯(lián)系，那么集成將是不可或缺的。

據(jù)Wilson報(bào)道，與會(huì)專家Sanjiv Taneja（Cadence公司負(fù)責(zé)Encounter Test產(chǎn)品線的副總裁）發(fā)表意見說：EDA行業(yè)是以一批單點(diǎn)工具起步的，而如今這些單點(diǎn)工具已經(jīng)發(fā)展到了適合一種“包容型”架構(gòu)（all-encompassing architecture）的水準(zhǔn)。

構(gòu)筑一個(gè)用于解決設(shè)計(jì)、測(cè)試和成品率問題的包容型架構(gòu)是Magma Design Automation公司的目標(biāo)。該公司旨在利用其Talus平臺(tái)來實(shí)現(xiàn)采用65nm及更小工藝幾何尺寸制造的IC的快速設(shè)計(jì)，這被該公司描述為一個(gè)從RTL至輸出設(shè)計(jì)數(shù)據(jù)帶的“光刻實(shí)施流程”（lithography-aware implementation flow）。據(jù)Magma公司的一位高級(jí)市場(chǎng)主管Behrooz Zahiri稱，目前推出的是β版的Talus平臺(tái)，用于解決定時(shí)、區(qū)域、功耗、信號(hào)完整性、DFT和可制造性方面的問題。

當(dāng)我向Zahiri問起該技術(shù)的有關(guān)情況時(shí)，他告訴我：Talus的主要特點(diǎn)之一是自動(dòng)化程度有所提高。他把以往的EDA方法描述為“電子設(shè)計(jì)輔助”，為了把DFT、內(nèi)置自檢（BIST）、線負(fù)載建模、平面規(guī)劃以及有可能以單點(diǎn)工具的形式存在的其他功能連接在一起，需要進(jìn)行大量的腳本設(shè)計(jì)及其他的工作。他說：這樣的人工方法已呈難以為繼之勢(shì)，因?yàn)槊宽?xiàng)設(shè)計(jì)的投資金額將有可能從130nm工藝節(jié)點(diǎn)時(shí)的500萬美元攀升到45nm節(jié)點(diǎn)時(shí)的5000萬美元。

Zahiri說：最初將提供兩種版本的Talus，即：Talus LX和PX，它們分別面向邏輯和結(jié)構(gòu)設(shè)計(jì)。他說：將針對(duì)可制造性和成品率學(xué)習(xí)進(jìn)一步強(qiáng)化Talus。他表示，更多的細(xì)節(jié)信息在7月24日至28日于美國(guó)加利福尼亞州舊金山舉行的設(shè)計(jì)自動(dòng)化會(huì)議上公布于眾。

不過，盡管有人在努力地把設(shè)計(jì)、測(cè)試和成品率控制組合成單一流程，但是，其他的替代方案也在接連面市。例如：Stratosphere Solutions公司剛剛首度推出了其StratoPro平臺(tái)，按照該公司首席戰(zhàn)略主管Prashant Maniar的說法，這個(gè)平臺(tái)是旨在“構(gòu)建符合集中化市場(chǎng)需求的獨(dú)創(chuàng)技術(shù)”的工作成果的一部分，在此場(chǎng)合中，它抑制了由參量可變性所導(dǎo)致的成品率下降。另外，Incentia Design Systems公司最近公布了其TimeCraft軟件的一個(gè)新版本，該軟件是專為改善面向90nm和65nm設(shè)計(jì)的靜態(tài)時(shí)序分析的準(zhǔn)確度和效率而設(shè)計(jì)的。

歸根結(jié)底，集成化的潮流是不可逆轉(zhuǎn)的，但是，旨在解決前沿工藝中出現(xiàn)的各種問題的新型工具同樣也會(huì)不斷涌現(xiàn)。