新聞中心

EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 鎖相時(shí)鐘可抑制串模干擾

鎖相時(shí)鐘可抑制串模干擾

作者: 時(shí)間:2012-03-05 來(lái)源:網(wǎng)絡(luò) 收藏

目前廣泛使用的3 1/2~5 1/2位數(shù)字電壓表(DVM),大多選用雙積分式或多重積分式單片A/D轉(zhuǎn)換器。其優(yōu)點(diǎn)是電路簡(jiǎn)單,抗能力強(qiáng),成本較低。只要設(shè)計(jì)的時(shí)鐘頻率F0恰好等于50HZ的整倍數(shù),電網(wǎng)就被完全抑制掉了。然而電網(wǎng)頻率實(shí)際上并不穩(wěn)定,

本文引用地址:http://butianyuan.cn/article/194382.htm

鎖相時(shí)鐘電路  www.elecfans.com

鐘頻率,還可配MAX133/MAX134、HI7159型4 3/4~5 1/2位單片A/D轉(zhuǎn)換器使智能數(shù)字電壓表的電磁兼容性得到改善。



關(guān)鍵詞: 鎖相時(shí)鐘 串模干擾

評(píng)論


技術(shù)專(zhuān)區(qū)

關(guān)閉