基于微處理器的寬頻帶相位測(cè)量系統(tǒng)的設(shè)計(jì)與應(yīng)用

　　3 測(cè)試結(jié)果與分析

　　兩路同頻輸入信號(hào)是由一個(gè)相位差可調(diào)節(jié)的高精度信號(hào)源產(chǎn)生。當(dāng)輸入信號(hào)頻率小于30 kHz時(shí)，由ADuC7128 內(nèi)部計(jì)數(shù)器直接計(jì)數(shù)，經(jīng)過(guò)數(shù)據(jù)處理后得出相位差。輸入信號(hào)在進(jìn)行過(guò)零比較時(shí)，由于兩路輸入信號(hào)之間的電平不相等所引起的幅相誤差，使得整形后產(chǎn)生的方波有所失真。圖5 是兩路輸入信號(hào)為100 kHz，相位差75°的正弦波信號(hào)，經(jīng)過(guò)頻率變換及濾波整形后，兩個(gè)信號(hào)的相位保持不變，頻率變?yōu)?0 kHz、幅度線性變化，如圖6 所示。

圖5 兩路相位差75°的正弦波信號(hào)

圖6 兩路相位差75°的方波信號(hào)

　　隨機(jī)抽取四個(gè)不同頻率的輸入信號(hào)，分別在相位差為0 ～ 150°的范圍內(nèi)進(jìn)行測(cè)試，測(cè)試結(jié)果見表1。

表1 測(cè)試結(jié)果

　　測(cè)量結(jié)果表明該系統(tǒng)的最大測(cè)量不確定度為± 0. 4°，基本滿足了預(yù)期≤0. 5°的設(shè)計(jì)要求。主要誤差源是ADuC7128 內(nèi)部計(jì)數(shù)器只能進(jìn)行整數(shù)計(jì)數(shù)，而引起的± 1 的計(jì)數(shù)誤差，該誤差可以采用多次測(cè)量求平均值的軟件方法進(jìn)行修正。同時(shí)，兩路信號(hào)通道內(nèi)部硬件電路結(jié)構(gòu)存在差異，也是造成測(cè)量誤差的原因，解決此類誤差只能在設(shè)計(jì)對(duì)稱結(jié)構(gòu)的硬件電路時(shí)，盡量選用相同的元器件。

　　4 結(jié)論

　　為了解決寬頻信號(hào)相位測(cè)量精度與微處理器主頻之間的矛盾，本文通過(guò)引入差頻變換原理，設(shè)計(jì)出一種基于ADuC7128 微處理器的寬頻帶相位測(cè)量系統(tǒng)。該系統(tǒng)能夠完成輸入信號(hào)在0 ～ 10 MHz范圍內(nèi)的相位測(cè)量，測(cè)量分辨率可達(dá)0. 1°，通過(guò)使用ADuC7128 芯片內(nèi)部DDS 模塊，節(jié)省了硬件成本，同時(shí)也降低了電路設(shè)計(jì)的復(fù)雜性，增加了系統(tǒng)的可靠性。試驗(yàn)表明，該系統(tǒng)設(shè)計(jì)方案可行、測(cè)量結(jié)果準(zhǔn)確。如果直接選擇主頻較高的微處理器或者通過(guò)時(shí)鐘倍頻的方法提高計(jì)數(shù)脈沖速度，在此設(shè)計(jì)方案基礎(chǔ)上，就能夠進(jìn)一步拓寬相位測(cè)量的頻帶。