一種安全計(jì)算機(jī)板級(jí)測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
1.2 系統(tǒng)硬件設(shè)計(jì)
測(cè)試控制器1的原理框圖如2所示,對(duì)應(yīng)于輸入/輸出板測(cè)試,主要包括電源控制、按鈕輸入信號(hào)轉(zhuǎn)換、動(dòng)態(tài)信號(hào)轉(zhuǎn)換、輸出通道激勵(lì)信號(hào)轉(zhuǎn)換、輸入通道測(cè)試反饋、輸出通道測(cè)試反饋等模塊。對(duì)應(yīng)于邏輯板測(cè)試,主要包括電源控制、測(cè)試激勵(lì)信號(hào)轉(zhuǎn)換、測(cè)試反饋信號(hào)轉(zhuǎn)換和雙向數(shù)據(jù)信號(hào)防護(hù)等模塊。本文引用地址:http://butianyuan.cn/article/195005.htm
雙向數(shù)據(jù)信號(hào)防護(hù)模塊的原理框圖如圖3所示。邏輯板為ISA總線從設(shè)備,ISA總線的8位數(shù)據(jù)總線為雙向總線,其讀、寫(xiě)信號(hào)不能同時(shí)為低。而對(duì)于數(shù)據(jù)采集卡而言,其輸入數(shù)據(jù)和輸出數(shù)據(jù)只能分開(kāi)設(shè)置,因此設(shè)置該模塊完成讀、寫(xiě)信號(hào)同時(shí)為低保護(hù)邏輯。當(dāng)數(shù)據(jù)采集卡輸出的讀、寫(xiě)信號(hào)同時(shí)為低時(shí),該單元輸出的ISA總線讀信號(hào)強(qiáng)制為高,只要讀、寫(xiě)信號(hào)不同時(shí)為低,該單元輸出的ISA總線讀信號(hào)為直通邏輯。同時(shí)通過(guò)設(shè)置輸入緩沖和輸出緩沖單元,8位測(cè)試激勵(lì)數(shù)據(jù)只有在該單元輸出的ISA總線讀信號(hào)為低時(shí)由輸入緩沖單元輸出到ISA總線上,否則輸出緩沖單元將其輸出置成三態(tài)而不影響對(duì)寫(xiě)信號(hào)的測(cè)試。
測(cè)試控制器2的原理框圖如圖4所示,對(duì)應(yīng)于3U組件測(cè)試,主要包括電源控制、輸入信號(hào)轉(zhuǎn)換、輸出信號(hào)轉(zhuǎn)換等模塊。對(duì)應(yīng)于AC 220 V-DC 12 V電源組件和通信板測(cè)試,主要包括電源控制模塊。對(duì)應(yīng)于安全電源板和繼電器組件測(cè)試,主要包括電源控制、輸入信號(hào)轉(zhuǎn)換等模塊。
需要指出的是DAC輸入、輸出信號(hào)(即測(cè)試激勵(lì)信號(hào)、測(cè)試輸出信號(hào),TTL/CMOS電平信號(hào))首先需要進(jìn)行電平緩沖,其電源優(yōu)選來(lái)自于數(shù)據(jù)采集卡輸出電源。該電路也可用于測(cè)試控制器和待測(cè)電路板之間的電平緩沖。
評(píng)論