基于高速A／D轉(zhuǎn)換器的視頻數(shù)據(jù)采集系統(tǒng)

在寫控制周期，WE若處于低有效狀態(tài)(WRST此時為高電平)，數(shù)據(jù)在下一周期上升沿到來前寫入存儲器地址中；WE若處于高禁能狀態(tài)。寫入暫停，寫地址指針保持。在WE處于低有效狀態(tài)時。若WRST處于低電平，則寫地址指針將從當前地址回到地址0，WRST回復(fù)高電平后，數(shù)據(jù)也將從地址0開始寫入。在讀控制周期，RE若處于低有效狀態(tài)(RRST此時為高電平)，數(shù)據(jù)在下一周期上升沿到時被讀??；RE若處于高禁能狀態(tài)，讀取暫停，讀地址指針保持。在RE處于低有效狀態(tài)時，若RRST處于低電平，則讀地址指針將從當前地址回到地址0，RRST回復(fù)高電平后，數(shù)據(jù)也將從地址0開始讀取。
在本系統(tǒng)中，uPD42280的讀寫時鐘與TLC5510的工作時鐘使用同一信號源(4 MHz)，既保證了FIFO的寫操作與A／D轉(zhuǎn)換操作的同步，避免出現(xiàn)數(shù)據(jù)漏接或混接現(xiàn)象，又可以使數(shù)據(jù)讀取時，讀取速率僅由處理器IO口的讀取時間決定。通過處理器IO口控制讀、寫使能信號，讀、寫地址復(fù)位信號，可完成一幀圖像數(shù)據(jù)的讀寫和更新。在處理器的總線頻率為32 MHz時，單行視屏信號掃描時間內(nèi)(約50 us)，IO口最終可讀入約190個有效像素的灰度值。去除行消隱區(qū)和圖像中心對正需要省略的點，本系統(tǒng)每行視頻信號可采集到的有效像素點為160個。
需要注意的是，uPD42280本身外圍電路很簡單，只需要在電源與地之間加1個去耦電容即可。但是由于FIFO存儲器有別于RAM，是不能進行內(nèi)部尋址操作的，只能是簡單的地址復(fù)位。所以在軟件控制時一定要注意邏輯，嚴格按照讀寫時序去控制4個引腳，才能保證一場圖像的完整寫入和讀取。
本系統(tǒng)創(chuàng)新之處在于將高速A／D轉(zhuǎn)換器TLC5510與FIFO存儲器uPD42280聯(lián)合使用，實現(xiàn)視頻信號的轉(zhuǎn)換和數(shù)據(jù)存儲。這樣做使得整個前端的轉(zhuǎn)換和存儲完全由幾個IO口控制，對單片機本身的性能要求低、資源要求少，僅僅用到了單片機的兩路中斷和多路普通IO口。這樣的設(shè)計使得本系統(tǒng)移植性很強，可用于多種單片機或DSP。并且這兩款核心器件都是8 bit并行數(shù)據(jù)輸入輸出，速度很快，可以實現(xiàn)視頻數(shù)據(jù)的高速傳輸。

3 軟件流程
軟件部分主要包括初始化、寫操作、讀操作和圖像處理。首先將處理器的IO口，中斷口初始化，PORTB8位作為數(shù)據(jù)入口，輸入使能；PORTK0～PORTK3作為存儲器的讀寫使能和地址控制線，輸出使能，PORTJ0、PORTJ1分別響應(yīng)行、場中斷，上升沿觸發(fā)。