基于CPLD的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
加入技術(shù)交流群
2．2 數(shù)據(jù)處理電路
數(shù)據(jù)處理電路通過VHDL程序?qū)崿F(xiàn)，該電路的主要功能是對(duì)外部輸入信號(hào)進(jìn)行循環(huán)檢測(cè)，當(dāng)k1為1時(shí)，該器件處于數(shù)據(jù)采集和處理模式。這里的數(shù)據(jù)處理就是對(duì)其輸入的數(shù)字信號(hào)進(jìn)行擴(kuò)大2倍或縮小到原來的1／2，其中fun用來選擇輸入方式。在采集數(shù)據(jù)的時(shí)候還可以選擇所采數(shù)據(jù)是ADC0809中的哪一路，并完成在七段數(shù)碼器上顯示。其原理如圖3所示。本文引用地址：http://butianyuan.cn/article/195107.htm
2．3 數(shù)據(jù)輸出電路
數(shù)據(jù)輸出電路由數(shù)／模轉(zhuǎn)換器DAC0832實(shí)現(xiàn)，ADC0832為8位分辨率A／D轉(zhuǎn)換芯片，其內(nèi)部電源輸入與參考電壓的復(fù)用，使得芯片的模擬電壓輸入在0～5 V之間。D／A轉(zhuǎn)換結(jié)果采用電流形式輸出。應(yīng)得到相應(yīng)的模擬電壓信號(hào)，所以通過一個(gè)高輸入阻抗的線性運(yùn)算放大器實(shí)現(xiàn)。其連線如圖4所示。
評(píng)論