DDR信號(hào)測(cè)量方法及信號(hào)完整性驗(yàn)證面臨的挑戰(zhàn)與建議

　　3.1 利用前導(dǎo)寬度觸發(fā)器分離讀/寫(xiě)信號(hào)

　　我們可以利用讀/寫(xiě)前導(dǎo)的寬度來(lái)觸發(fā)示波器，實(shí)現(xiàn)讀/寫(xiě)信號(hào)分離。根據(jù)JEDEC規(guī)范，讀前導(dǎo)的寬度為0.9到1.1個(gè)時(shí)鐘周期，而寫(xiě)前導(dǎo)的寬度規(guī)定為大于0.35個(gè)時(shí)鐘周期，沒(méi)有上限。于是，我們?cè)谠O(shè)置觸發(fā)條件之前，首先要確定讀/寫(xiě)前導(dǎo)的寬度。由于讀前導(dǎo)和寫(xiě)前導(dǎo)各自有不同的寬度，因此可利用這一點(diǎn)分離讀出的數(shù)據(jù)和寫(xiě)入的數(shù)據(jù)。

　　但這種方法在使用過(guò)程中也存在問(wèn)題。首先，JEDEC規(guī)范中對(duì)前導(dǎo)寬度的定義比較松散，而且不同ASIC/DRAM廠商在這方面的定義也不盡相同。此外，由于寫(xiě)前導(dǎo)的上限沒(méi)有定義，因此它也有可能與讀前導(dǎo)寬度相同，而如果二者的值過(guò)于接近，那么要想分離讀信號(hào)與寫(xiě)信號(hào)就十分困難了。

　　第二，如果寫(xiě)前導(dǎo)的寬度為0.5個(gè)時(shí)鐘周期，與一個(gè)數(shù)據(jù)比特的寬度相當(dāng)，那么硬件觸發(fā)器就無(wú)法區(qū)分寫(xiě)前導(dǎo)比特與正常數(shù)據(jù)比特。

　　第三，隨著DDR數(shù)據(jù)率變高，時(shí)鐘周期將變得越來(lái)越窄。而隨著時(shí)鐘周期變窄，寫(xiě)信號(hào)的前導(dǎo)寬度也會(huì)大幅縮小。以DDR3-1600為例，其最小前導(dǎo)寬度只有大約200ps。示波器的硬件觸發(fā)器有可能無(wú)法被如此窄的脈寬觸發(fā)。

　　3.2 利用更大的信號(hào)幅度觸發(fā)方法分離讀/寫(xiě)信號(hào)

　　通常，讀/寫(xiě)信號(hào)的信號(hào)幅度是不同的，因此我們可以通過(guò)在更大的信號(hào)幅度上觸發(fā)示波器來(lái)實(shí)現(xiàn)兩者的分離。然而，幅度更大的信號(hào)并不一定是讀信號(hào)或是寫(xiě)信號(hào)，因此，我們雖然可以區(qū)分幅度更大的信號(hào)，但卻無(wú)法控制所分析的是讀信號(hào)還是寫(xiě)信號(hào)。當(dāng)讀/寫(xiě)信號(hào)幅度接近時(shí)則會(huì)發(fā)生類似的問(wèn)題。

　　圖2：利用DQS信號(hào)的前導(dǎo)位觸發(fā)來(lái)分離讀/寫(xiě)信號(hào)。

　　圖3：利用MSO實(shí)現(xiàn)控制信號(hào)觸發(fā)并分離讀/寫(xiě)信號(hào)。