基于CY7CO9449的高速PCI數(shù)據(jù)采集卡設(shè)計(jì)

摘要：本文論述了基于CY7C09449的高速PCI數(shù)據(jù)采集卡的硬件和軟件設(shè)計(jì)，重點(diǎn)論述了FPGA芯片的邏輯編程、WindowsXP下的驅(qū)動(dòng)程序編程。FPGA的邏輯設(shè)計(jì)著重討論了對(duì)CY7C09449局部總線的同步傳輸控制邏輯的設(shè)計(jì)，這種邏輯支持局部總線的突發(fā)傳輸，可獲得高達(dá)200Mb／s的局部總線數(shù)據(jù)傳輸速度。采集卡在WindowsXP下的驅(qū)動(dòng)程序設(shè)計(jì)重點(diǎn)討論了DMA數(shù)據(jù)傳輸方式的設(shè)計(jì)，DMA數(shù)據(jù)傳輸可以獲得更高的速度。設(shè)計(jì)達(dá)到了預(yù)期的技術(shù)指標(biāo)要求，數(shù)據(jù)采集卡采集速度達(dá)80Mb／s。
關(guān)鍵詞：高速采集；同步傳輸控制；DMA

0 引言
數(shù)據(jù)采集向高精度和高速度兩個(gè)方向發(fā)展。高精度數(shù)據(jù)采集依賴于A／D器件的精度，高速度數(shù)據(jù)采集不僅依賴于A／D器件的速度還依賴于數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)。高速數(shù)據(jù)采集按是否可連續(xù)采集而可以分為兩類。第一類是在一段時(shí)間內(nèi)的高速數(shù)據(jù)采集，采集數(shù)據(jù)的時(shí)間長(zhǎng)度取決于存放數(shù)據(jù)的RAM存儲(chǔ)器的空間大小；另外一種是可以連續(xù)地高速數(shù)據(jù)采集，采集的數(shù)據(jù)被存放在大容量的存儲(chǔ)器上，一般為硬盤，這種采集的速度相對(duì)較小。本文提出屬于第一類的PCI接口高速數(shù)據(jù)采集方案，可以實(shí)現(xiàn)高達(dá)80Mb／s的數(shù)據(jù)采集速度。

1 硬件結(jié)構(gòu)
高速數(shù)據(jù)采集卡的硬件結(jié)構(gòu)見圖1。

采集系統(tǒng)使用AD9248 DAC芯片，可以同時(shí)對(duì)兩路模擬信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，每路輸入可以選擇差分輸入或單端輸入。它最大的采樣率可達(dá)65MS／s，采樣精度為14bit。數(shù)據(jù)傳輸使用了CY7C09449集成芯片，它實(shí)現(xiàn)局部總線和PCI總線之間的數(shù)據(jù)傳輸。一片F(xiàn)PGA將CY7C09449和AD-9248連接起來。FPGA的作用有兩個(gè)，其一是控制A／D芯片實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換，其二是和PCI接口芯片交互，實(shí)現(xiàn)數(shù)據(jù)傳輸。
硬件設(shè)計(jì)上，CY7C09449和PCI總線是無縫連接，CY7C09449的局部總線和FPGA相連，AD9248的數(shù)據(jù)線及控制線和FPGA相連。軟件設(shè)計(jì)包括FPGA器件的邏輯設(shè)計(jì)、高速數(shù)據(jù)采集卡在WindowsXP下的驅(qū)動(dòng)程序設(shè)計(jì)和應(yīng)用軟件設(shè)計(jì)。本文主要介紹高速數(shù)據(jù)采集卡的軟件設(shè)計(jì)。

2 數(shù)據(jù)采集過程
CY7C09449是美國(guó)Cypress公司生產(chǎn)的一款PCI接口控制芯片，支持PCI2．O協(xié)議，可以作為PCI總線的主設(shè)備也可以作為PCI總線的從設(shè)備。CY7C09449的局部總線可以和多種常用的微處理器直接相連。它內(nèi)部包含的128kbit的雙端口SRAM共享存儲(chǔ)區(qū)可以從PCI總線訪問也可以從局部總線訪問，這是它最主要的資源。它內(nèi)部包含的一些配置寄存器可以從PCI總線訪問也可以從局部總線訪問。在PCI總線上，CY7C09449可以處于從設(shè)備的地位，接收主機(jī)對(duì)它的配置寄存器或共享存儲(chǔ)區(qū)的訪問。在PCI總線上，CY7C09449也可以處于主設(shè)備地位，主動(dòng)發(fā)起數(shù)據(jù)傳輸，將數(shù)據(jù)傳出或存入共享存儲(chǔ)區(qū)。它能夠產(chǎn)生任何32位PCI總線地址，可以發(fā)起PCI總線的突發(fā)傳輸。在局部總線上，CY7C09449處于從屬的地位，微處理器控制著對(duì)它訪問的主動(dòng)權(quán)。CY7C09449的局部總線本質(zhì)上是同步傳輸接口，可以支持突發(fā)傳輸。TMS320VC33處理器通過配置CY7C09449內(nèi)部寄存器使其與SCY7C09449的局部總線相連接，并兼容TMS320VC33的異步訪問方式。
數(shù)據(jù)采集的過程由主機(jī)發(fā)起。主機(jī)的應(yīng)用程序向驅(qū)動(dòng)程序請(qǐng)求數(shù)據(jù)采集，驅(qū)動(dòng)程序通過寫入CY7C09449的主機(jī)控制狀態(tài)寄存器0bit使引腳RSOUTD的狀態(tài)由低電平到高電平轉(zhuǎn)換，F(xiàn)PGA根據(jù)此信號(hào)來啟動(dòng)一次數(shù)據(jù)采集。FPGA從A／D讀取數(shù)據(jù)，然后寫入CY7C09449的SRAM中。SRAM的大小為4k的雙字，F(xiàn)PGA把它分為2個(gè)2k雙字的塊，循環(huán)交替使用。FPGA每寫完一個(gè)塊就通過CY7C09449的引腳IRQ IN向主機(jī)請(qǐng)求一次中斷。主機(jī)的驅(qū)動(dòng)程序在中斷服務(wù)程序中通過寫入CY7C09449的DMA局部基地址寄存器、DMA主機(jī)物理基地址寄存器、DMA長(zhǎng)度寄存器來配置數(shù)據(jù)傳輸?shù)脑吹刂?、目的地址、?shù)據(jù)長(zhǎng)度，然后再寫入CY7C09449的DMA控制寄存器來啟動(dòng)DMA傳輸。這樣直到本次所有的數(shù)據(jù)采集完畢，F(xiàn)PGA停止數(shù)據(jù)的讀取處于等待狀態(tài)。主機(jī)的中斷服務(wù)程序在收到最后一塊數(shù)據(jù)后向應(yīng)用程序發(fā)送一個(gè)消息，告知本次數(shù)據(jù)采集完成。應(yīng)用程序這時(shí)就可以處理采集到的數(shù)據(jù)或?qū)?shù)據(jù)存在硬盤中。

3 FPGA的邏輯設(shè)計(jì)
FPGA器件要實(shí)現(xiàn)的功能是從A／D器件讀取數(shù)據(jù)，然后通過局部總線將數(shù)據(jù)傳送給CY7C09449內(nèi)部的雙端口SRAM。對(duì)FPGA的邏輯編程是在Quatus6．0下進(jìn)行的。頂層邏輯設(shè)計(jì)使用原理圖設(shè)計(jì)方法，把FPGA的邏輯分為3個(gè)模塊，每個(gè)模塊內(nèi)部邏輯使用文本設(shè)計(jì)方法，使用VHDL語(yǔ)言編程。FPGA內(nèi)的邏輯模塊如圖2所示。