基于MATLAB與QUARTUS II的 FIR濾波器設(shè)計與驗證

作者：時間：2009-12-11 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

1 引言
FIR數(shù)字濾波器能夠滿足濾波器對幅度和相位特性的嚴(yán)格要求，避免模擬濾波器的溫漂和噪聲等問題，具有精確的線性相位、易于硬件實現(xiàn)和系統(tǒng)穩(wěn)定等優(yōu)點，可廣泛應(yīng)用于現(xiàn)代電子通信系統(tǒng)。實際信號處理應(yīng)用往往要求系統(tǒng)兼具實時性和靈活性，而現(xiàn)有設(shè)計方案(如DSP)則難以同時達(dá)到這兩方面要求。而使用具有并行處理特性的FPGA實現(xiàn)FIR濾波器，具有很強的實時性和靈活性，因此為數(shù)字信號處理提供一種很好的解決方案。
在嵌入式導(dǎo)航計算機工程項目中，石英撓性加速度計的輸出信號需進(jìn)行數(shù)字濾波才能為導(dǎo)航計算機提供原始數(shù)據(jù)，為此需要設(shè)計一款FIR數(shù)字濾波器。這里使用MATLAB軟件和Altera公司的FPGA開發(fā)軟件QuartusⅡ進(jìn)行FIR濾波器的設(shè)計仿真，該設(shè)計方案能夠直觀檢驗濾波器的設(shè)計效果，提高設(shè)計效率，縮短設(shè)計周期。

本文引用地址：http://butianyuan.cn/article/195605.htm

2 使用FIR IP Core設(shè)計濾波器
Altera公司提供的FIR Compiler是一個結(jié)合Altera FP-GA器件的FIR Filter Core，DSP Builder與FIR Compiler緊密結(jié)合。DSP Builder提供一個FIR Core的應(yīng)用環(huán)境和仿真驗證環(huán)境。而FIR濾波器設(shè)計實質(zhì)上是確定能滿足所要求的轉(zhuǎn)移序列或脈沖響應(yīng)的常數(shù)問題，設(shè)計方法主要有窗函數(shù)法、頻率采樣法和等波紋最佳逼近法等，這里采用窗函數(shù)法。
2．1 濾波器指標(biāo)設(shè)計
FIR濾波器設(shè)計需達(dá)到以下指標(biāo)：低通濾波，采樣頻率Fs為1 000 Hz，截止頻率Fc為100 Hz，最小阻帶衰減As為50dB，16階濾波器，16位輸入數(shù)據(jù)寬度，14位系數(shù)數(shù)據(jù)寬度。
2．2 利用FIR IP Core生成FIR模塊
在FIR編譯器中，將FIR濾波器設(shè)置為16階低通濾波器，單速率采樣。采樣頻率為1 000 Hz，截止頻率為100 Hz，窗類型選擇海明窗，然后生成系數(shù)并保存。濾波器系數(shù)的計算以所能達(dá)到最高精度為目的，計算出的濾波器系數(shù)未考慮有限字長效應(yīng)，必須量化濾波器系數(shù)。由于在FPGA內(nèi)要使用硬件實現(xiàn)濾波器，因此采用定點計算。按照指標(biāo)要求設(shè)置參數(shù)，生成的FIR模塊如圖1所示。

3 驗證方法的確定
基于FPGA的復(fù)雜DSP系統(tǒng)的調(diào)試驗證是一項繁瑣工作，采用傳統(tǒng)的邏輯分析方法調(diào)試基于FPGA器件實現(xiàn)的設(shè)計幾乎不可能。驗證方法決定驗證結(jié)果的準(zhǔn)確性和驗證工作量的大小。目前對基于FPGA的FIR數(shù)字濾波器的驗證，通常采用輸入一個信號序列(白噪聲、多頻譜混合信號等)作為激勵，對濾波器的輸出結(jié)果進(jìn)行分析對照，判斷濾波器是否符合設(shè)計要求。

4 利用Simulink檢驗濾波效果
Simulink是MATLAB中一個專門用于對動態(tài)系統(tǒng)進(jìn)行建模、仿真和分析的軟件包。通過調(diào)用模塊，可以構(gòu)成仿真數(shù)字濾波器特性的結(jié)構(gòu)框圖。輸入低頻50 Hz和高頻400 Hz的2個信號，利用所設(shè)計的濾波器進(jìn)行濾波。建立仿真電路結(jié)構(gòu)，導(dǎo)入前面所設(shè)計的FIR濾波器，如圖2所示。