基于AD8260的便攜式多功能數(shù)字分析儀的前放電路設(shè)
圖2所示是AD8260的外圍電路,其中AD8260芯片采用±5 V雙電源供電,也可以通過跳線實(shí)現(xiàn)+3.3V單電源供電。即將-5VS接地,R21焊接,R22斷路,+5VS接+3.3 V。本文引用地址:http://butianyuan.cn/article/195636.htm
2 設(shè)計(jì)電路
數(shù)字分析儀前放電路中的耦合選擇及衰減控制電路如圖3所示,其中輸入信號(hào)由CH1通道進(jìn)入,經(jīng)D1、D2過壓限幅后,通過GPI01控制K2繼電器的通和斷,以分別選擇示波器的直流、交流耦合模式。然后進(jìn)入1x、1 0x的高阻衰減(由GPI-02控制K1繼電器實(shí)現(xiàn)),其中C1、C2、C3、R3、R5組成了10x高阻衰減網(wǎng)絡(luò)。衰減后的信號(hào)直接可送往AD8260進(jìn)行數(shù)字程控增益放大。1x或10x衰減后的信號(hào)由AD8260的17、18腳輸入,經(jīng)AD8260內(nèi)部前端放大器6 dB的固定增益放大、-30 dB程控衰減以及末級(jí)放大器18 dB固定增益放大后,將由7和8腳輸出。所以,模塊總的增益范圍為-6~+24 dB。AD8260內(nèi)部的數(shù)字程控增益功能框圖如圖4所示,表1所列是AD8260的增益調(diào)節(jié)真值表。
當(dāng)信號(hào)由AD8260的7腳和8腳輸出后,一路以差分形式直接送往3片AD9433進(jìn)行時(shí)分高速AD采樣,以實(shí)現(xiàn)100 MHz示波器及20 MHz以下的頻率計(jì)功能;另一路通過R19、R20組成的電阻匹配網(wǎng)絡(luò)及T1變壓器轉(zhuǎn)換為單端信號(hào)送往FPGA直接進(jìn)行高頻信號(hào)的頻率計(jì)數(shù)。本設(shè)計(jì)的FPGA采用ALTERA公司的EP2C20。并通過FPGA內(nèi)置鎖相環(huán)對(duì)輸入的高精度時(shí)鐘信號(hào)進(jìn)行倍頻,其內(nèi)核時(shí)鐘為600 MHz,頻率計(jì)數(shù)準(zhǔn)確度達(dá)10-7的功能。在PCB制版中,因?yàn)槭歉哳l電路的設(shè)計(jì),因此,為了防止各模塊電源對(duì)電路的干擾,每個(gè)模塊的電源都要用電感和電容進(jìn)行隔離和濾波。另外。還要注意數(shù)字電路和模擬電路的隔離。
3 結(jié)束語(yǔ)
經(jīng)在實(shí)際系統(tǒng)中的調(diào)試證明,本文所介紹的方案能有效地實(shí)現(xiàn)100 MHz以下信號(hào)的程控放大,且成本較低,具有一定的實(shí)際意義。
評(píng)論