基于FPGA的高速運(yùn)動(dòng)目標(biāo)單光幕測(cè)速系統(tǒng)設(shè)計(jì)

4 測(cè)量精度分析
采用單光源測(cè)量運(yùn)動(dòng)目標(biāo)速度的測(cè)量原理雖然簡(jiǎn)單，但想要滿足所有的理想測(cè)量條件卻非常困難，如果要進(jìn)行詳細(xì)的精度分析則更為復(fù)雜。在圖1所示的原理中，理想測(cè)量的前提條件是：
(1)配套外圍器件工作速度足夠穩(wěn)定；
(2)目標(biāo)運(yùn)動(dòng)方向與光束嚴(yán)格垂直；
(3)光源發(fā)出的光束無(wú)限細(xì)；
(4)計(jì)數(shù)器不存在計(jì)數(shù)誤差；
(5)被測(cè)目標(biāo)的長(zhǎng)度測(cè)量準(zhǔn)確。
但在實(shí)際情況中，上述條件都無(wú)法完全滿足，正是這些微小的改變?cè)斐闪俗罱K測(cè)量結(jié)果與實(shí)際速度的誤差。所以精度的分析需要從這幾個(gè)方面的誤差源頭入手?？梢詫⑸鲜龅?1)、(3)、(4)歸為時(shí)間上的誤差，而將(2)、(5)歸為長(zhǎng)度上的誤差。
4．1 配套外圍器件的影響
一般高速光電器件產(chǎn)生信號(hào)的延遲時(shí)間為3～5μs，但由于采用單束光獲取信號(hào)，使得在一次測(cè)量過(guò)程中的開(kāi)始和結(jié)束兩次信號(hào)傳輸都經(jīng)過(guò)相同的路徑，外圍器件的延時(shí)可以絕大部分抵消；但還是會(huì)存在由于器件精度引起的兩次延時(shí)的微量不同，取1／10最大延遲時(shí)間得出△t1=O．5μs。
4．2 目標(biāo)運(yùn)動(dòng)方向偏差的影響
在目標(biāo)運(yùn)動(dòng)速度與光束的方向垂直時(shí)，可近似取目標(biāo)長(zhǎng)度L，計(jì)算運(yùn)動(dòng)目標(biāo)速度，但當(dāng)目標(biāo)并沒(méi)有嚴(yán)格垂直于光束而有θ的偏轉(zhuǎn)時(shí)，L是與目標(biāo)運(yùn)動(dòng)方向相關(guān)的量，L'=LCOSθ。假設(shè)目標(biāo)在出口處最大偏差角為1°，則可計(jì)算出長(zhǎng)度誤差△L1=L－L'=L(1-COSθ)=1．523×10-4L，若取長(zhǎng)度L=O．1 m計(jì)算，則△L1=1．523×10-5m。
4．3 光點(diǎn)直徑的影響
由于光束不是無(wú)限細(xì)，所以無(wú)法確定目標(biāo)擋住多少光束時(shí)光敏器件會(huì)產(chǎn)生信號(hào)，假設(shè)光束直徑(d)為1 mm，目標(biāo)速度(v)為1 000 m／s時(shí)，最大時(shí)間誤差△t2=d／v=1μs。
4．4 計(jì)數(shù)誤差的影響
該設(shè)計(jì)中采用40 MHz的晶振，定時(shí)步長(zhǎng)為25 ns，由于無(wú)法確定計(jì)數(shù)開(kāi)始時(shí)的時(shí)鐘狀態(tài)，所以在計(jì)數(shù)的開(kāi)始和結(jié)束時(shí)均可能產(chǎn)生最大一個(gè)時(shí)鐘周期的計(jì)數(shù)誤差，最大誤差為△t3=25×2=50 ns。
4．5 目標(biāo)測(cè)量精度的影響
被測(cè)目標(biāo)的長(zhǎng)度L在測(cè)量過(guò)程中，由于測(cè)量工具的限制，得到的被測(cè)目標(biāo)長(zhǎng)度值也不可避免地會(huì)存在誤差，假設(shè)用高精度的游標(biāo)卡尺測(cè)量，測(cè)量精度可以達(dá)到0．01 mm，△L2=0．01 mm。通過(guò)分析，目標(biāo)運(yùn)動(dòng)距離測(cè)量總誤差為：

通過(guò)以上計(jì)算，系統(tǒng)的總體誤差為0．157％，達(dá)到較高的精度。

5 結(jié) 語(yǔ)
本文在充分調(diào)查了當(dāng)前針對(duì)高速運(yùn)動(dòng)目標(biāo)的速度測(cè)量方法的基礎(chǔ)上，提出利用單光幕平均速度測(cè)量法測(cè)量高速運(yùn)動(dòng)目標(biāo)的速度。避免了使用雙光幕平均速度測(cè)量法時(shí)由于兩路信號(hào)時(shí)延不同和兩光幕不平行而產(chǎn)生的誤差；同時(shí)減少一個(gè)光幕的使用，降低了系統(tǒng)成本。采用高時(shí)鐘頻率的FPGA作為主要實(shí)現(xiàn)芯片，在進(jìn)一步減小系統(tǒng)誤差的同時(shí)保證了系統(tǒng)的工作速度和穩(wěn)定性，是一套較為理想的速度測(cè)量方案。