新聞中心

EEPW首頁 > 模擬技術 > 業(yè)界動態(tài) > LED芯片微小化趨勢下,小芯片封裝技術難點解析

LED芯片微小化趨勢下,小芯片封裝技術難點解析

作者: 時間:2016-03-21 來源:中國半導體照明網(wǎng) 收藏
編者按:小芯片的應用是未來LED的趨勢之一,無論是大功率照明或是小間距顯示屏的發(fā)展都與此息息相關,而小芯片封裝更是達到此目標的關鍵技術。

  近年來,隨著芯片材料的發(fā)展,以及取光結構、技術的優(yōu)化,單芯片尺寸的功率(W)越做越高,芯片的光效(lm/W)、性價比(lm/$)也越來越好,在這樣的背景支持之下,芯片的微小化已成趨勢。芯片尺寸微小化背后的含意,除了發(fā)光組件的總體尺寸能更佳符合未來產(chǎn)品輕、薄、短、小的趨勢之外,單一外延片所能切割的小芯片數(shù)量更多了,固定功率下所需使用的芯片數(shù)量更少了,這些對于降低的生產(chǎn)支出有很大的幫助,畢竟”成本”永遠都是個大問題。

本文引用地址:http://butianyuan.cn/article/201603/288498.htm

  在大功率照明領域,采用多個小芯片串并聯(lián)的技術已經(jīng)使用的很成熟也很廣泛。和單一大功率芯片比起來,此工藝的芯片成本較低,整體的散熱性也更好、光效更高、光衰更慢,可同時達到高效率及高功率的目標,雖然有工序較復雜、信賴性較低等隱憂,但也難以動搖它的地位。其次,在顯示屏應用的領域,RGB多芯片是一個主流的工藝,隨著象素的密度越高(即分辨率越高),單位面積下單個象素點的尺寸就必須越來越小,在逐漸朝著”小間距化”方向發(fā)展的同時,所能使用的R、G、B三色芯片的尺寸也必須越來越小,藉此滿足市場上高分辨率的要求。從上述趨勢看來,如何做好小尺寸芯片的,就成為一個重要的課題。

  在LED封裝的技術中,目前仍是以傳統(tǒng)固晶、打線的制程為主,至于時下當紅的覆晶封裝(Flip Chip)或是芯片級封裝(Chip Scale Package,CSP)等其他新制程,礙于當前良率、成本、設備投資等考慮,短時間內(nèi)還是很難取代原有制程。隨著芯片尺寸的縮小,最直接影響到的就是固晶制程的難易度;同時芯片上的電極必須跟著變小,使用的鍵合線的線徑也必須減小,所搭配的瓷嘴也必須同步優(yōu)化。因此,進入了”小芯片封裝”的領域之后,首先要克服的難點就是固晶、打線制程會用到的固晶膠、鍵合線、瓷嘴。

  關于固晶的挑戰(zhàn)

  固晶膠是固晶制程的關鍵耗材,它的作用包含了固定芯片、(導電)及散熱,其主要成分由高分子或是銀粉加高分子材料所組成。藉由成分配比的不同,形成了不同的剪切強度、觸變指數(shù)、玻璃轉移溫度、體積電阻率等等的特性參數(shù),進而達到了不同的固晶效果及信賴性。此外,隨著芯片尺寸的縮小,固晶膠的使用量也必須減小,如果膠量過多容易產(chǎn)生芯片滑動,若是過少又可能導致芯片因粘不緊而掉落,這其中該如何拿捏也是一門藝術了。

  如何選用鍵合線材

  所謂好的鍵合線材,必須具備以下要求:

  1.滿足客戶規(guī)范的機械及電氣性能(如融斷電流、弧長弧高、球形尺寸等)

  2.精確的直徑

  3.表面無劃痕、清潔無污染

  4.無彎曲、扭曲應力

  5.內(nèi)部組織結構均勻

  除了上述要求之外,小線徑線材又可能面臨多芯片間串并聯(lián),或是植球型焊線如BSOB(Bond Stick On Ball)、BBOS(Bond Ball On Stitch)等特殊打線手法的需求,更是制線工藝上的挑戰(zhàn),舉例來說,芯片串聯(lián)的過程會涉及到芯片間Pad to Pad的打線,若是使用銅線或純銀線來進行焊接會有作業(yè)性不好及良率不高的問題,遠遠不及純金及高金、合金線的表現(xiàn),這些都是要納入考慮的。

  此外,隨著線徑變小,鍵合線的荷重(Breaking load,BL)會跟著下降,將影響到焊線的拉力與信賴性;再來,隨著各種線材的成分配比、合金的均勻控制,以及拉絲、退火條件的不同,將產(chǎn)生不同的線材硬度、荷重、延伸率(Elongation,EL)、熱影響區(qū)(Heat Affection Zone,HAZ)及電阻等特性,在焊線變細的同時如何能抵抗模流等外力而不至于塌線、拉出來的線弧形態(tài)如何能穩(wěn)定不損傷、需要的焊線推拉力數(shù)值如何能達成、怎樣控管好小線徑的尺寸、如何在不影響主要特性的情況下替客戶降低成本,并且維持線材的抗硫化性等等,都是鍵合線供貨商可以努力的方向。關于不同的鍵合線特性的不同可參考下方比較表,從表中我們可以很清楚地發(fā)現(xiàn),藉由高金線、合金線等相關產(chǎn)品的使用,不僅能降低20%-40%成本,同時可滿足與純金線不相上下的性能,目前也已通過許多世界級客戶的認可,受到業(yè)界廣泛的使用了。也就是說,選用好的高金線或合金線,是降低成本,且同時做好小芯片封裝的關鍵。

  瓷嘴與焊線參數(shù)

  瓷嘴方面的參數(shù)優(yōu)化也很關鍵,在鍵合線徑必須減小以符合電極焊盤尺寸的前提下,可選用單倒角形態(tài)配合針頭表面粗糙化的瓷嘴來達到更好的第一焊點強度;此外,使用較大的針頭直徑(T)、表面角度(FA)搭配較小的外弧半徑(OR)可達到更好的第二焊點強度及魚尾的穩(wěn)定度。當然,透過實際的狀況配合經(jīng)驗來調(diào)整出適當?shù)暮妇€參數(shù)如燒球電流、焊線時間、焊線功率…等也是非常重要的。

  總的來說,要打出好的焊線,除了適當?shù)膮?shù)、正確的瓷嘴外,選用質量好的鍵合線也是非常重要的,這三者缺一不可,也唯有這三者都完善了,小芯片封裝的技術才會更好。



關鍵詞: LED 封裝

評論


相關推薦

技術專區(qū)

關閉