用于高頻接收器和發(fā)射器的鎖相環(huán)-第一部分
第一部分將重點(diǎn)介紹有關(guān)PLL的基本概念,同時(shí)描述基本PLL架構(gòu)和工作原理,另外,我們還將舉例說明PLL在通信系統(tǒng)中的用途。最后,我們將展示一種運(yùn)用ADF4111頻率合成器和VCO190-902T電壓控制振蕩器的實(shí)用PLL電路。
本文引用地址:http://butianyuan.cn/article/201604/290441.htm在第二部分中,我們將詳細(xì)考察與PLL相關(guān)的關(guān)鍵技術(shù)規(guī)格:相位噪聲、參考雜散和輸出漏電流。導(dǎo)致這些因素的原因是什么,如何將其影響降至最低?它們對(duì)系統(tǒng)性能有何影響?
最后一部分將詳細(xì)描述構(gòu)成PLL頻率合成器的各個(gè)模塊以及ADI頻率合成器的架構(gòu)。同時(shí)還將簡要總結(jié)目前市場上有售的頻率合成器和VCO,同時(shí)列出ADI的現(xiàn)有產(chǎn)品。
PLL基本原理
鎖相環(huán)是一種反饋系統(tǒng),其中電壓控制振蕩器和相位比較器相互連接,使得振蕩器頻率(相位)可以準(zhǔn)確跟蹤施加的頻率或相位調(diào)制信號(hào)的頻率。鎖相環(huán)可用來從固定的低頻信號(hào)生成穩(wěn)定的輸出頻率信號(hào)。首批鎖相環(huán)由法國工程師de Bellescize在20世紀(jì)30年代初實(shí)現(xiàn)。然而,直到20世紀(jì)60年代中期,集成式PLL成為一種成本相對(duì)較低的元件之后,鎖相環(huán)才得到市場的廣泛認(rèn)可。
一般而言,可以把鎖相環(huán)分析為一種帶一個(gè)正向增益項(xiàng)和一個(gè)反饋項(xiàng)的負(fù)反饋系統(tǒng)。
基于電壓的負(fù)反饋系統(tǒng)的簡單框圖如圖1所示。
圖1.標(biāo)準(zhǔn)負(fù)反饋控制系統(tǒng)模型。
在鎖相環(huán)中,來自相位比較器的誤差信號(hào)為輸入頻率或相位與反饋信號(hào)頻率或相位之差。穩(wěn)態(tài)下,系統(tǒng)會(huì)強(qiáng)制使頻率或相位誤差信號(hào)歸零。其適用負(fù)反饋系統(tǒng)的一般公式。
受環(huán)路中積分的影響,在低頻下,穩(wěn)態(tài)增益G(s)較高且
PLL中會(huì)增大環(huán)路增益的元件包括:
1.鑒相器(PD)和電荷泵(CP)。
2.環(huán)路濾波器,其傳遞函數(shù)為Z(s)
3.電壓控制振蕩器(VCO),其靈敏度為KV /s
4.反饋分頻器,1/N
圖2.基本鎖相環(huán)模型。
如果將一個(gè)線性元件(如四象限乘法器)用作鑒相器并且環(huán)路濾波器和VCO也為模擬元件,則將其稱為模擬或線性PLL (LPLL)。
如果使用的是數(shù)字鑒相器(EXOR柵極或J-K觸發(fā)器)并且所有其他元件保持不變,則系統(tǒng)稱為數(shù)字PLL (DPLL)。
如果PLL完全用數(shù)字模塊構(gòu)建而成,不帶任何無源元件或線性元件,則稱為全數(shù)字PLL (ADPLL)。
最后,有了數(shù)字化的信息,再加上足夠快的處理能力,也可以在軟件域開發(fā)PLL。PLL功能由軟件執(zhí)行并在DSP上運(yùn)行。這稱為軟件PLL (SPLL)。
根據(jù)圖2,當(dāng)系統(tǒng)使用PLL來生成高于輸入的頻率時(shí),VCO會(huì)以角頻率ωD振蕩。該頻率/相位信號(hào)的一部分會(huì)通過分頻器以1/N的比率回饋到誤差檢測器。這種經(jīng)過分頻的頻率會(huì)饋入誤差檢測器的一個(gè)輸入端。本例中,另一路輸入為固定參考頻率/相位。誤差檢測器會(huì)比較兩個(gè)輸入端的信號(hào)。當(dāng)這兩個(gè)信號(hào)輸入的相位和頻率相等時(shí),誤差為零,環(huán)路則處于“鎖定”條件下。如果我們只看誤差信號(hào),則可得到以下等式。
在商用PLL中,鑒相器和電荷泵共同構(gòu)成誤差檢測器模塊。當(dāng)FO ≠ N FREF時(shí),誤差檢測器將向低通環(huán)路濾波器輸出源/吸電流脈沖。這會(huì)使電流脈沖穩(wěn)定轉(zhuǎn)換為電壓,用以驅(qū)動(dòng)VCO。然后,VCO頻率會(huì)根據(jù)需要以KV ΔV的幅度增減,其中,KV 為VCO靈敏度(單位:MHz/V),ΔV 為VCO輸入電壓的變化。這一過程會(huì)持續(xù)進(jìn)行,直到e(s)變?yōu)榱銥橹?,屆時(shí)環(huán)路將鎖定??梢?,電荷泵和VCO充當(dāng)一個(gè)積分器,用于將其輸出頻率增加或減小至所需值,以(從鑒相器)將其輸入恢復(fù)至零。
圖3.VCO傳遞函數(shù)。
簡單而言,PLL的總傳遞函數(shù)(CLG或閉環(huán)增益)可以用上面給出的負(fù)反饋系統(tǒng)的CLG表達(dá)式來表示。
當(dāng)GH遠(yuǎn)遠(yuǎn)大于1時(shí),我們可以說,PLL系統(tǒng)的閉環(huán)傳遞函數(shù)為N,因此,
環(huán)路濾波器屬于低通類濾波器,一般有一個(gè)極點(diǎn)和一個(gè)零點(diǎn)。環(huán)路的瞬態(tài)響應(yīng)取決于:
1. 極點(diǎn)/零點(diǎn)的幅度,
2. 電荷泵幅度,
3. VCO靈敏度,
4. 反饋因子N。
在設(shè)計(jì)環(huán)路濾波器時(shí),必須考慮所有上述因素。此外,設(shè)計(jì)濾波器時(shí)必須以穩(wěn)定為第一要?jiǎng)?wù)(通常建議使相位裕量達(dá)π/4)。響應(yīng)的3-dB截止頻率通常稱為環(huán)路帶寬BW。大環(huán)路帶寬會(huì)導(dǎo)致超快的瞬態(tài)響應(yīng)。然而,這種結(jié)果并非始終都有利,因?yàn)?,就如我們將在第二部分看到的那樣,快瞬態(tài)響應(yīng)與參考雜散衰減之間存在權(quán)衡問題。
PLL在頻率上調(diào)中的應(yīng)用
利用鎖相環(huán),可以從低頻基準(zhǔn)電壓源產(chǎn)生穩(wěn)定的高頻。要求穩(wěn)定高頻調(diào)諧的任何系統(tǒng)都可以從PLL技術(shù)中受益。這些應(yīng)用示例包括無線基站、無線手機(jī)、尋呼機(jī)、閉路電路系統(tǒng)、時(shí)鐘恢復(fù)和時(shí)鐘生成系統(tǒng)。GSM手機(jī)或基站就是PLL應(yīng)用的一個(gè)很好的例子。圖4顯示了GSM基站的接收部分。
在GSM系統(tǒng)中,有124個(gè)寬度為200-kHz的RF頻段通道(每個(gè)通道8個(gè)用戶)。占用的總帶寬為24.8 MHz,必須對(duì)這些帶寬掃描以檢查活動(dòng)狀況。手機(jī)的發(fā)射(Tx)范圍為880 MHz至915 MHz,接收(Rx)范圍為925 MHz至960 MHz。相反,基站的Tx范圍為925 MHz至960 MHz,Rx范圍為880 MHz至915 MHz。對(duì)于本例,我們只考慮基站發(fā)射和接收部分。GSM900和DCS1800基站系統(tǒng)的頻段如表1所示。表2展示的是表1所列頻段范圍內(nèi)的載波頻率的通道編號(hào)(RF通道)。Fl(n)為RF通道低頻段(Rx)的中心頻率,F(xiàn)u(n)為高頻段(Tx)的對(duì)應(yīng)頻率。
圖4.GSM基站接收器的信號(hào)鏈。
對(duì)900-MHz RF輸入濾波、放大并施加到第一級(jí)混頻器。另一個(gè)混頻器輸入端用調(diào)諧本振(LO)驅(qū)動(dòng)。本振必須對(duì)輸入頻率范圍掃描,以檢查任何通道上的活動(dòng)狀況。實(shí)際上,LO是運(yùn)用前面已經(jīng)描述過的PLL技術(shù)來實(shí)現(xiàn)的。如果第一中頻(IF)級(jí)的中心位于240 MHz,則LO的頻率范圍必須為640 MHz至675 MHz,才能覆蓋RF輸入頻段。當(dāng)選擇200-kHz的參考頻率時(shí),可以按200 kHz的步長,在整個(gè)頻率范圍內(nèi)對(duì)VCO輸出排序。例如,如果需要650 MHz的輸出頻率,則N的值為3250。該650-MHz的LO會(huì)有效地檢查890-MHz RF通道(FRF – FLO = FIF 或 FRF = FLO + FIF)。當(dāng)N增至3251時(shí),LO頻率為650.2 MHz,檢查的RF通道為890.2 MHz。如圖5所示。
圖5.GSM基站接收器的測試頻率。
值得注意的是,除了可調(diào)諧RF LO以外,接收器部分也采用了固定IF(在所示例子中為240 MHz)。盡管該IF并不需要頻率調(diào)諧,但仍然采用了PLL技術(shù)。其原因在于,運(yùn)用穩(wěn)定的系統(tǒng)參考頻率來產(chǎn)生高頻IF信號(hào)不失為一種經(jīng)濟(jì)的方式。多家頻率合成器制造商已經(jīng)意識(shí)到這一事實(shí),推出了雙版本器件:一個(gè)版本支持較高RF頻率(>800 MHz),另一個(gè)版本支持較低IF頻率(500 MHz或以下)。
在GSM系統(tǒng)的發(fā)射端也存在類似的要求。然而,更常見的做法是直接從基帶上變頻為發(fā)射部分的最終RF;這意味著,基站的典型TX VCO的范圍為925 MHz至960 MHz(發(fā)射部分的RF頻段)。
電路示例
圖6顯示了GSM手機(jī)發(fā)射部分本振的實(shí)際實(shí)現(xiàn)方式。我們假設(shè),基帶直接上變頻為RF。該電路采用了來自ADI的新型ADF4111 PLL頻率合成器,以及來自Vari-L公司的VCO190-902T電壓控制振蕩器(http://www.vari-L.com/)。
參考輸入信號(hào)施加于電路的FREFIN,其端接電阻為50 Ω。在GSM系統(tǒng)中,該參考輸入頻率的典型值為13 MHz。為了使通道間距為200 kHz(GSM標(biāo)準(zhǔn)),必須運(yùn)用ADF4111的片內(nèi)參考分頻器,將參考輸入除以65。
ADF4111是一款整數(shù)N PLL頻率合成器,最高支持1.2 GHz的RF工作頻率。在該整數(shù)N型頻率合成器中,可以按離散整數(shù)步長,在96至262,000范圍內(nèi)對(duì)N編程。對(duì)于手機(jī)發(fā)射器,如果所需輸出范圍為880 MHz至915 MHz,并且內(nèi)部參考頻率為200 kHz,則所需N值的范圍為4400至4575。
ADF4111的電荷泵輸出(引腳2)驅(qū)動(dòng)環(huán)路濾波器?;径?,該濾波器(圖2中的Z(s))是一款一階滯后-超前型濾波器。在計(jì)算環(huán)路濾波器元件值時(shí),需要考慮多個(gè)事項(xiàng)。在本例中,環(huán)路濾波器的設(shè)計(jì)宗旨是使系統(tǒng)的整體相位裕量為45度。其他PLL系統(tǒng)技術(shù)規(guī)格如下:
KD = 5 mA
KD = 5 mA
KV = 8.66 MHz/V
KV = 8.66 MHz/V
Loop Bandwidth = 12 kHz
環(huán)路帶寬 = 12 kHz
FREF = 200 kHz
FREF = 200 kHz
N = 4500
N = 4500
Extra Reference Spur Attenuation = 10 dB
額外參考雜散衰減 = 10 dB
所有這些技術(shù)規(guī)格都需要用來計(jì)算環(huán)路濾波器元件值,如圖6所示。
環(huán)路濾波器輸出驅(qū)動(dòng)VCO,然后饋入PLL頻率合成器的RF輸入端,同時(shí)驅(qū)動(dòng)RF輸出通道。用一個(gè)帶18 ?電阻的T型電路配置在ADF4111的VCO輸出、RF輸出和RFIN引腳之間提供50 ?匹配。
在PLL系統(tǒng)中,知道系統(tǒng)何時(shí)鎖定十分重要。在圖6中,這是通過利用ADF4111的MUXOUT信號(hào)來實(shí)現(xiàn)的??稍O(shè)置MUXOUT引腳來監(jiān)控頻率合成器中的各種內(nèi)部信號(hào)。其中之一是LD或鎖定檢測信號(hào)。舉例來說,當(dāng)選用MUXOUT以選擇鎖定檢測時(shí),就可以在系統(tǒng)中用MUXOUT來觸發(fā)個(gè)輸出功率放大器。
ADF4111用一個(gè)簡單的4級(jí)串行接口來與系統(tǒng)控制器通信。參考計(jì)數(shù)器、N計(jì)數(shù)器和各種其他片內(nèi)功能都是通過該接口進(jìn)行編程的。
結(jié)論
在本系列的第一部分中,我們借助一些簡單的框圖和等式,介紹了PLL的基本概念。我們還展示了一個(gè)典型的例中,說明了PLL結(jié)構(gòu)的用武之地,并詳細(xì)描述了一種實(shí)際實(shí)現(xiàn)方法。
在下一部分中,我們將進(jìn)一步探討對(duì)PLL至關(guān)重要的技術(shù)規(guī)格,并討論它們對(duì)系統(tǒng)的意義。
參考文獻(xiàn)
1. Mini-Circuits Corporation, “VCO Designers Handbook.”
1.Mini-Circuits公司,“VCO Designers Handbook”(VCO設(shè)計(jì)師手冊(cè))。
2. L.W. Couch, “Digital and Analog Communications Systems” Macmillan Publishing Company, New York.
2.L.W.Couch,“Digital and Analog Communications Systems”(數(shù)字與模擬通信系統(tǒng)),Macmillan Publishing Company,New York。
3. P. Vizmuller, “RF Design Guide,” Artech House.
3.P. Vizmuller,“RF Design Guide”(RF設(shè)計(jì)指南),Artech House。
4. R.L. Best, “Phase Locked Loops: Design, Simulation and Applications,” 3rd Edition, McGraw Hill.
4.R.L.Best,“Phase Locked Loops:Design, Simulation and Applications”(鎖相環(huán):設(shè)計(jì)、仿真與應(yīng)用),第3版,McGraw Hill。
Figure 6. Transmitter local oscillator for GSM handset.
圖6.GSM手機(jī)的發(fā)射器本振。
評(píng)論