獨(dú)家專訪胡正明：半導(dǎo)體發(fā)展還有一百年的榮景

　　作為整個(gè)計(jì)算機(jī)行業(yè)最重要的定律，摩爾定律一直像神一樣的預(yù)言一步步被驗(yàn)證，在半導(dǎo)體技術(shù)的演進(jìn)道路上具有指導(dǎo)意義。簡(jiǎn)單來(lái)說(shuō)，若想在相同面積的晶圓下生產(chǎn)出同樣規(guī)格的芯片，隨著制程技術(shù)的進(jìn)步，每隔一年半，芯片產(chǎn)出量就可增加一倍，換算為成本，即每隔一年半成本可以降低五成。

　　業(yè)界關(guān)于“摩爾定律”時(shí)代的終結(jié)正處于積極討論中，因?yàn)檠芯亢蛯?shí)驗(yàn)室的成本需求十分高昂，制程工藝在5nm時(shí)將接近半導(dǎo)體的物理極限，很難再縮小下去。抱著這樣的疑問(wèn)，集微網(wǎng)記者專程奔赴南京，對(duì)FinFET技術(shù)發(fā)明人、FD-SOI工藝發(fā)明人、國(guó)際微電子學(xué)家胡正明教授進(jìn)行了獨(dú)家專訪，希望能為大家答疑解惑。

　　物理極限?

　　隨著晶體管尺寸的縮小，源極和柵極的溝道不斷縮短，當(dāng)溝道縮短到一定程度的時(shí)候，量子隧穿效應(yīng)就會(huì)變得極為容易。換言之，就算沒(méi)有加電壓，源極和漏極都可以認(rèn)為是互通的，晶體管就失去了本身開(kāi)關(guān)的作用，沒(méi)有辦法實(shí)現(xiàn)邏輯電路。從最新的半導(dǎo)體工藝技術(shù)路線圖來(lái)看，臺(tái)積電的10nm工藝預(yù)計(jì)今(2016)年底實(shí)現(xiàn)量產(chǎn)，7nm將延至2018年量產(chǎn)，5nm會(huì)成為極限嗎?

　　對(duì)此，胡正明教授表示，5nm指的是線寬問(wèn)題，這個(gè)數(shù)值未必代表著極限。但就物理極限本身來(lái)說(shuō)，我們要接受“物理極限”的客觀存在，至于會(huì)不會(huì)是5nm節(jié)點(diǎn)很難說(shuō)。

　　一方面，我們總有辦法將半導(dǎo)體工藝的發(fā)展往前推。

　　另一方面，5nm的意義已經(jīng)不夠清晰。

　　在以往的技術(shù)中，我們可以通過(guò)測(cè)量線寬的方式去直觀的理解。但當(dāng)工藝技術(shù)走進(jìn)14nm、10nm、7nm，線寬已然成為了一個(gè)標(biāo)簽，到底有多小，是不是真的有條線在那里，會(huì)不會(huì)有比5更小的值出現(xiàn)我們不知道。但不可否認(rèn)的是，想要把芯片的尺寸做小是有一定極限的，至于誰(shuí)先跑到極限，這不是我們?cè)撍伎嫉膯?wèn)題。

　　性能、功耗、成本

　　對(duì)于半導(dǎo)體從業(yè)人員來(lái)說(shuō)，為什么我們一直密切著關(guān)心尺寸的變化?

　　這是因?yàn)閱螁慰恐叽缈s小這一件事，我們就能夠把成本降低，提高性能，改進(jìn)功耗，但是尺寸不會(huì)永遠(yuǎn)縮小。我們?cè)撏ㄟ^(guò)什么辦法達(dá)到同樣的目標(biāo)呢?

　　答案肯定是有的。

　　同樣的一塊晶圓上，尺寸變小可以放進(jìn)去更多的晶片。當(dāng)晶片尺寸到達(dá)極限時(shí)，怎樣才能放入更多的芯片呢?我們可以選擇向上發(fā)展。

　　其實(shí)，F(xiàn)inFET技術(shù)除了解決晶體做薄后的漏電問(wèn)題，它的另一個(gè)好處是把晶片的內(nèi)構(gòu)從水平變成垂直，把二維變成三維。這就好比平房變高樓，我們可以在同樣的單位面積上放置更多的晶片。到目前為止，我們?nèi)詻](méi)有好好的利用這一點(diǎn)，我們的Fin(thin-body)可以做的更高一些。

　　據(jù)胡正明教授對(duì)集微網(wǎng)透露，英特爾已經(jīng)將Fin(thin-body)做到第二代(generation)，從30nm到40nm，未來(lái)的Fin值還會(huì)更高，我們已經(jīng)看到這個(gè)趨勢(shì)，在這個(gè)維度上已經(jīng)有公司走在路上。

　　除了將晶體管從二維變成三維，線路是不是也可以從二維變成三維呢?同樣的芯片為什么只能有一層線路?為什么不能夠做一層線路，加一層氧化物后再做一層線路呢?這就需要改變現(xiàn)有的半導(dǎo)體材料的技術(shù)。目前已經(jīng)有專家在將絕緣體/氧化層上加一層單晶的半導(dǎo)體，這是有辦法的，也是我們研究的方向。

　　以目前成果來(lái)說(shuō)，把線路層簡(jiǎn)單的疊加，只能夠改進(jìn)芯片的性能和功耗，卻做不到成本的降低。在成本支出上，將5-6層的線路疊加的費(fèi)用上，遠(yuǎn)大于平鋪這些線路時(shí)的支出。我們需要想出新的制造方法，在實(shí)現(xiàn)芯片性能和功耗改進(jìn)的同時(shí)，控制制造成本。

　　性能和功耗，就好比同一件事情的兩面性。想要減少功耗，最重要的一點(diǎn)就是將電壓降低。胡正明教授對(duì)集微網(wǎng)表示，在這個(gè)領(lǐng)域上，我們最近取得了一個(gè)突破，通過(guò)負(fù)電容晶體管設(shè)計(jì)的引進(jìn)，會(huì)將CMOS的電壓降低至0.4V、0.3V、甚至0.2V。因?yàn)樨?fù)電容器件(鐵電材料)的引進(jìn)，在不同機(jī)制下可能會(huì)帶來(lái)速度限制的問(wèn)題，但胡正明教授指出到目前為止，它的限制還不會(huì)高過(guò)半導(dǎo)體晶體管的速度。

　　與以往先改善芯片、軟件隨后跟上的發(fā)展趨勢(shì)不同，業(yè)界提出了一種新的戰(zhàn)略——“超越摩爾定律”(More than Moore )，將首先看軟件——從手機(jī)到超級(jí)電腦再到云端的數(shù)據(jù)中心——然后反過(guò)來(lái)看要支持軟件和應(yīng)用的運(yùn)行需要什么處理能力的芯片來(lái)支持。胡正明教授指出，這是從性能、功耗和成本之外，從增加價(jià)值的角度來(lái)新增一個(gè)維度，“超越摩爾定律”做的就是將半導(dǎo)體的一切向三維的方向發(fā)展。

　　胡正明教授表示，半導(dǎo)體的發(fā)展并沒(méi)有進(jìn)入尾聲，事實(shí)上它還有一百年的榮景在。全世界需要越來(lái)越多的智慧器件，除半導(dǎo)體外，目前還看不到有其他技術(shù)能夠提供這些智慧器件。即便在磁和光的方向有突破，我相信新的技術(shù)也會(huì)被半導(dǎo)體產(chǎn)業(yè)并購(gòu)并加以吸收。因?yàn)橹挥邪雽?dǎo)體有這樣的資本，將新技術(shù)制造、設(shè)計(jì)和推廣的能力，小的突破是很容易被大的產(chǎn)業(yè)吸收的。

　　特別對(duì)于半導(dǎo)體從業(yè)人員，胡正明教授希望大家保持信心，產(chǎn)業(yè)的進(jìn)步需要我們通過(guò)不斷的改進(jìn)，過(guò)去五十年是這樣走過(guò)來(lái)的，相信未來(lái)五十年也會(huì)這樣走下去。