新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 牛人業(yè)話 > stm32開發(fā)板開發(fā)筆記(2)-開發(fā)板jlink燒錄

stm32開發(fā)板開發(fā)筆記(2)-開發(fā)板jlink燒錄

作者: 時間:2016-08-25 來源:網(wǎng)絡(luò) 收藏

  開發(fā)板上留出了jtag燒錄口,引出了TCK測試時鐘,TDI測試數(shù)據(jù)串行輸入,TMS測試模式選擇,TDO測試數(shù)據(jù)串行輸出,

本文引用地址:http://www.butianyuan.cn/article/201608/296037.htm

  NJTRST測試系統(tǒng)復(fù)位信號

  如圖所示:

  

 

  nRST是接芯片的復(fù)位腳,板上的實物是20針的JTAG接口

  20針JTAG接口

  1 VTref   目標板參考電壓,接電源

  2 VCC   接電源

  3 nTRST   測試系統(tǒng)復(fù)位信號

  4、6、8、10、12、14、16、18、20  GND 接地

  5 TDI   測試數(shù)據(jù)串行輸入

  7 TMS   測試模式選擇

  9 TCK   測試時鐘

  11 RTCK  測試時鐘返回信號// 這個沒有接

  13 TDO   測試數(shù)據(jù)串行輸出

  15 nRESET 目標系統(tǒng)復(fù)位信號

  17 、 19 NC  未連接

  關(guān)于目標系統(tǒng)復(fù)位信號和測試系統(tǒng)復(fù)位信號

  測試系統(tǒng)其實指的是目標板上JTAG掃描鏈中各個芯片中TAP測試訪問端口和邊界掃描單元等,nTRST也就是指復(fù)位TAP測試訪問端口,不復(fù)位芯片邏輯。而目標系統(tǒng)就是目標板上除了測試功能以外的正常邏輯了。nRESET連接FPGA的PROG_B(復(fù)位配置邏輯電路,但是這時的復(fù)位是由上位PC機使用控制軟件通過JTAG電纜或控制器來控制的,條件缺一不可。

  這是以FPGA為例子講的,大概懂了。

  

 

  nrst引腳通過一個電容到地。

  nrst引腳內(nèi)部是通過一個永久的上拉電阻上拉,如果下來就是復(fù)位,這里的電容起到濾波的作用,防止復(fù)位。

  

 

  所以這個開發(fā)板要想用燒錄的話,插入電源才能燒錄。



關(guān)鍵詞: stm32 jlink

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉