SRAM在新一代IoT和可穿戴嵌入式設(shè)計(jì)中的作用

上世紀(jì)90年代中期，英特爾決定把SRAM整合到自己的處理器中，這給世界各地的獨(dú)立式SRAM供應(yīng)商帶來(lái)“滅頂之災(zāi)”。最大的SRAM市場(chǎng)(PC 高速緩存)一夜之間銷聲匿跡，只留下少數(shù)細(xì)分市場(chǎng)應(yīng)用。SRAM的“高性能存儲(chǔ)器(訪問時(shí)間短、待機(jī)功耗小)”價(jià)值主張因其較高的價(jià)格和容量限制(目前的最高容量是288Mb)而高度受限。由于SRAM每個(gè)單元有四到六個(gè)晶體管，幾乎無(wú)法與DRAM和閃存競(jìng)爭(zhēng)(這兩種存儲(chǔ)器每個(gè)單元只有1個(gè)晶體管);每個(gè)單元的晶體管數(shù)越少就意味著板容量和成本越低。因此，對(duì)構(gòu)成98%的市場(chǎng)總額的傳統(tǒng)存儲(chǔ)應(yīng)用而言，SRAM是一種不切現(xiàn)實(shí)的解決方案。

自英特爾開始嵌入SRAM以來(lái)，大多數(shù)SRAM供應(yīng)商已經(jīng)做出相應(yīng)調(diào)整，或關(guān)閉工廠，或豐富SRAM之外的其它產(chǎn)品組合。對(duì)SRAM的運(yùn)用則轉(zhuǎn)向要求高性能的專門應(yīng)用，主要包括工業(yè)、汽車和國(guó)防領(lǐng)域。SRAM的整體市場(chǎng)在2002年到2013年間的年均復(fù)合增長(zhǎng)率(CAGR)為-13%。然而，若認(rèn)為這種技術(shù)已經(jīng)日薄西山還為時(shí)尚早。實(shí)際上，由于種種因素的作用，在未來(lái)幾年我們預(yù)計(jì)將會(huì)看到長(zhǎng)期被冷落的SRAM東山再起。在本文中，我們將探討讓 SRAM重獲新生的技術(shù)進(jìn)步以及使之能夠滿足未來(lái)需求的SRAM技術(shù)發(fā)展趨勢(shì)。

SRAM回歸主流嵌入式設(shè)計(jì)

SRAM回歸主流設(shè)計(jì)的動(dòng)力非常耐人尋味，力圖取代SRAM的潮流忽然發(fā)生逆轉(zhuǎn)。英特爾決定嵌入SRAM，這在當(dāng)時(shí)是個(gè)非常英明的決策。SRAM不僅成本效益更高，而且還是技術(shù)一流的解決方案。與外部SRAM相比，嵌入式SRAM的存取時(shí)間更為出色，要知道對(duì)于高速緩存存儲(chǔ)器而言，存取時(shí)間是最關(guān)鍵的因素。

自那時(shí)起到現(xiàn)在，處理器功能變得更加強(qiáng)大，而且尺寸越來(lái)越小。隨著處理器的功能日漸強(qiáng)大，它們要求高速緩存存儲(chǔ)器性能也要有大幅改善。但與此同時(shí)，隨著每一代新工藝節(jié)點(diǎn)的問世，不斷增大嵌入式高速緩存存儲(chǔ)器的容量成為一項(xiàng)越來(lái)越艱巨的挑戰(zhàn)。SRAM擁有六晶體管架構(gòu)(邏輯區(qū)一般為四晶體管/單元)。這意味著隨著工藝節(jié)點(diǎn)的縮小，每平方厘米的晶體管數(shù)量將會(huì)極高。這樣的高晶體管容量可能導(dǎo)致許多問題，包括：

發(fā)生軟錯(cuò)誤的幾率增大：隨著工藝技術(shù)從130nm縮小到22nm，軟錯(cuò)誤率預(yù)計(jì)將增長(zhǎng)七倍。

產(chǎn)量降低：由于晶體管容量增大，加上位單元不斷縮小，SRAM的面積更容易受工藝變化所造成的瑕疵的影響。這種瑕疵會(huì)降低處理器芯片的總產(chǎn)量。

功耗增加：如果SRAM位單元必須與邏輯位單元的大小相同，那么SRAM晶體管的尺寸就需要縮小到小于邏輯晶體管。而晶體管尺寸的縮小會(huì)導(dǎo)致漏電流增大，最終導(dǎo)致待機(jī)功耗增大。

有兩種途徑可以解決這個(gè)問題。一種方法是為處理器中或片上系統(tǒng)中的SRAM面積和邏輯面積采用不同的工藝技術(shù)節(jié)點(diǎn)。但這樣做的后果則是處理器的大部分面積由SRAM構(gòu)成。如果是這樣，縮小處理器芯片的理由就無(wú)法成立。另一種方法則是把SRAM與處理器或控制器分開。有一些技術(shù)創(chuàng)新實(shí)際上正在加快這種替代方案的實(shí)現(xiàn)。

可穿戴電子產(chǎn)品中的SRAM

當(dāng)今世界的微控制器(MCU)已經(jīng)廣泛應(yīng)用于各種設(shè)備中。我們現(xiàn)今正在經(jīng)歷一個(gè)重大電子產(chǎn)品發(fā)展趨勢(shì)，那就是可穿戴電子產(chǎn)品(圖1)。對(duì)于智能手表和健康腕帶這樣的可穿戴產(chǎn)品來(lái)說，尺寸和功耗是關(guān)鍵因素。由于電路板尺寸受限，MCU必須精簡(jiǎn)小巧，并且能夠借助便攜式電池提供的微弱電力運(yùn)行。

圖1：可穿戴電子產(chǎn)品的要求正在推動(dòng)SRAM的復(fù)興

在上述要求下，片上高速緩存的容量相當(dāng)有限。在將來(lái)的幾代產(chǎn)品中，我們預(yù)計(jì)會(huì)看到可穿戴產(chǎn)品的功能將得到進(jìn)一步豐富。這樣一來(lái)，片上高速緩存的容量將不敷使用，從而帶來(lái)對(duì)外部高速緩存的需求。在所有可用的存儲(chǔ)器中，SRAM是用作外部高速緩存的最佳選擇。因?yàn)樗cDRAM相比待機(jī)電流消耗較低，而且其存取時(shí)間也比DRAM和閃存更短。

但是，要裝配到微小的可穿戴產(chǎn)品電路板上，SRAM將需要進(jìn)一步發(fā)展。對(duì)現(xiàn)有的并行SRAM而言，存在下列問題：

· 與MCU通信所需的引腳數(shù)過多;

· 尺寸過大，不適合PCB。

物聯(lián)網(wǎng)和SRAM

過去幾十年里，SRAM領(lǐng)域已衍生出兩個(gè)不同的產(chǎn)品線：高速率和低功耗。每個(gè)產(chǎn)品線都有著各自特有的功能、應(yīng)用和價(jià)格。需要使用SRAM的設(shè)備要么需要它的高速特性，要么需要它的低功耗特性，但從來(lái)不是兩者兼具。然而，對(duì)采用便攜式電源供電并用以執(zhí)行復(fù)雜操作的高性能低功耗設(shè)備的需求正在不斷增長(zhǎng)。這種需求背后的動(dòng)力來(lái)自新一代醫(yī)療設(shè)備、手持設(shè)備、消費(fèi)類電子產(chǎn)品、通信系統(tǒng)以及工業(yè)控制器，這些設(shè)備均受物聯(lián)網(wǎng)(IoT)驅(qū)動(dòng)。

IoT正朝著兩個(gè)不同的方向發(fā)展：智能可穿戴產(chǎn)品和自動(dòng)化技術(shù)。正如前文我們所討論的，可穿戴產(chǎn)品使用低功耗的小尺寸SRAM最為適合。同時(shí)，物聯(lián)網(wǎng)的發(fā)展還會(huì)影響到工業(yè)、商業(yè)和大規(guī)模運(yùn)營(yíng)以及個(gè)人住宅、大型工廠乃至整個(gè)城市的自動(dòng)化。SRAM采用小型封裝，能夠在降低功耗的同時(shí)保持高速性能，其將為 IoT應(yīng)用帶來(lái)重要價(jià)值。

許多主要廠商提供的微控制器通過諸如深度低功耗(Deep Power-Down)和深度休眠(Deep-Sleep)等特殊的低功耗模式，已經(jīng)能夠滿足對(duì)此類跨界設(shè)備的不斷變化的需求。在這些模式下，外設(shè)和存儲(chǔ)器模塊也有望節(jié)省功耗。因此，要成為IoT設(shè)計(jì)的優(yōu)先選擇，SRAM的發(fā)展必須能夠讓客戶不必在性能和功耗之間權(quán)衡取舍。

SRAM的發(fā)展如此之快，很明顯只要獨(dú)立式SRAM制造商能夠通過創(chuàng)新讓自己的產(chǎn)品滿足新一代應(yīng)用需求，激動(dòng)人心的時(shí)刻就在未來(lái)等待著他們。SRAM的主要?jiǎng)?chuàng)新領(lǐng)域包括：

縮小芯片尺寸：這要求工藝技術(shù)的進(jìn)步和封裝技術(shù)的創(chuàng)新;

減少引腳數(shù)量：目前大多數(shù)SRAM使用并行接口。市場(chǎng)上的串行SRAM只有低容量產(chǎn)品。需要生產(chǎn)容量更高的串行SRAM;

功耗更低的高性能芯片;

片上軟錯(cuò)誤校正。

在下面的章節(jié)中，我們將介紹SRAM設(shè)計(jì)的一些關(guān)鍵創(chuàng)新，這些設(shè)計(jì)創(chuàng)新促使嵌入式系統(tǒng)開發(fā)人員考慮把SRAM用于嵌入式可穿戴產(chǎn)品、IoT和其它嵌入式系統(tǒng)應(yīng)用。

芯片級(jí)封裝

芯片級(jí)封裝(CSP)[4]是一種縮小芯片尺寸的強(qiáng)大技術(shù)。根據(jù)規(guī)格要求(J-STD-012)，要滿足“芯片級(jí)”要求，整體封裝部分的面積不能超過晶片面積的1.5倍，并且線性尺寸不能超過晶片尺寸的1.2倍。相比之下，對(duì)于采用標(biāo)準(zhǔn)封裝的晶片，整體芯片面積可以是晶片面積的十倍。因此芯片級(jí)封裝有助于縮小芯片的尺寸。另外通過壓縮工藝節(jié)點(diǎn)也可以實(shí)現(xiàn)類似的尺寸縮小。但就SRAM而言，轉(zhuǎn)而采用較小的工藝節(jié)點(diǎn)會(huì)帶來(lái)風(fēng)險(xiǎn)，具體在上文中已作解釋。