SRAM在新一代IoT和可穿戴嵌入式設計中的作用

上世紀90年代中期，英特爾決定把SRAM整合到自己的處理器中，這給世界各地的獨立式SRAM供應商帶來“滅頂之災”。最大的SRAM市場(PC 高速緩存)一夜之間銷聲匿跡，只留下少數細分市場應用。SRAM的“高性能存儲器(訪問時間短、待機功耗小)”價值主張因其較高的價格和容量限制(目前的最高容量是288Mb)而高度受限。由于SRAM每個單元有四到六個晶體管，幾乎無法與DRAM和閃存競爭(這兩種存儲器每個單元只有1個晶體管);每個單元的晶體管數越少就意味著板容量和成本越低。因此，對構成98%的市場總額的傳統(tǒng)存儲應用而言，SRAM是一種不切現實的解決方案。

自英特爾開始嵌入SRAM以來，大多數SRAM供應商已經做出相應調整，或關閉工廠，或豐富SRAM之外的其它產品組合。對SRAM的運用則轉向要求高性能的專門應用，主要包括工業(yè)、汽車和國防領域。SRAM的整體市場在2002年到2013年間的年均復合增長率(CAGR)為-13%。然而，若認為這種技術已經日薄西山還為時尚早。實際上，由于種種因素的作用，在未來幾年我們預計將會看到長期被冷落的SRAM東山再起。在本文中，我們將探討讓 SRAM重獲新生的技術進步以及使之能夠滿足未來需求的SRAM技術發(fā)展趨勢。

SRAM回歸主流嵌入式設計

SRAM回歸主流設計的動力非常耐人尋味，力圖取代SRAM的潮流忽然發(fā)生逆轉。英特爾決定嵌入SRAM，這在當時是個非常英明的決策。SRAM不僅成本效益更高，而且還是技術一流的解決方案。與外部SRAM相比，嵌入式SRAM的存取時間更為出色，要知道對于高速緩存存儲器而言，存取時間是最關鍵的因素。

自那時起到現在，處理器功能變得更加強大，而且尺寸越來越小。隨著處理器的功能日漸強大，它們要求高速緩存存儲器性能也要有大幅改善。但與此同時，隨著每一代新工藝節(jié)點的問世，不斷增大嵌入式高速緩存存儲器的容量成為一項越來越艱巨的挑戰(zhàn)。SRAM擁有六晶體管架構(邏輯區(qū)一般為四晶體管/單元)。這意味著隨著工藝節(jié)點的縮小，每平方厘米的晶體管數量將會極高。這樣的高晶體管容量可能導致許多問題，包括：

發(fā)生軟錯誤的幾率增大：隨著工藝技術從130nm縮小到22nm，軟錯誤率預計將增長七倍。

產量降低：由于晶體管容量增大，加上位單元不斷縮小，SRAM的面積更容易受工藝變化所造成的瑕疵的影響。這種瑕疵會降低處理器芯片的總產量。

功耗增加：如果SRAM位單元必須與邏輯位單元的大小相同，那么SRAM晶體管的尺寸就需要縮小到小于邏輯晶體管。而晶體管尺寸的縮小會導致漏電流增大，最終導致待機功耗增大。

有兩種途徑可以解決這個問題。一種方法是為處理器中或片上系統(tǒng)中的SRAM面積和邏輯面積采用不同的工藝技術節(jié)點。但這樣做的后果則是處理器的大部分面積由SRAM構成。如果是這樣，縮小處理器芯片的理由就無法成立。另一種方法則是把SRAM與處理器或控制器分開。有一些技術創(chuàng)新實際上正在加快這種替代方案的實現。

可穿戴電子產品中的SRAM

當今世界的微控制器(MCU)已經廣泛應用于各種設備中。我們現今正在經歷一個重大電子產品發(fā)展趨勢，那就是可穿戴電子產品(圖1)。對于智能手表和健康腕帶這樣的可穿戴產品來說，尺寸和功耗是關鍵因素。由于電路板尺寸受限，MCU必須精簡小巧，并且能夠借助便攜式電池提供的微弱電力運行。

圖1：可穿戴電子產品的要求正在推動SRAM的復興

在上述要求下，片上高速緩存的容量相當有限。在將來的幾代產品中，我們預計會看到可穿戴產品的功能將得到進一步豐富。這樣一來，片上高速緩存的容量將不敷使用，從而帶來對外部高速緩存的需求。在所有可用的存儲器中，SRAM是用作外部高速緩存的最佳選擇。因為它與DRAM相比待機電流消耗較低，而且其存取時間也比DRAM和閃存更短。

但是，要裝配到微小的可穿戴產品電路板上，SRAM將需要進一步發(fā)展。對現有的并行SRAM而言，存在下列問題：

· 與MCU通信所需的引腳數過多;

· 尺寸過大，不適合PCB。

物聯網和SRAM

過去幾十年里，SRAM領域已衍生出兩個不同的產品線：高速率和低功耗。每個產品線都有著各自特有的功能、應用和價格。需要使用SRAM的設備要么需要它的高速特性，要么需要它的低功耗特性，但從來不是兩者兼具。然而，對采用便攜式電源供電并用以執(zhí)行復雜操作的高性能低功耗設備的需求正在不斷增長。這種需求背后的動力來自新一代醫(yī)療設備、手持設備、消費類電子產品、通信系統(tǒng)以及工業(yè)控制器，這些設備均受物聯網(IoT)驅動。

IoT正朝著兩個不同的方向發(fā)展：智能可穿戴產品和自動化技術。正如前文我們所討論的，可穿戴產品使用低功耗的小尺寸SRAM最為適合。同時，物聯網的發(fā)展還會影響到工業(yè)、商業(yè)和大規(guī)模運營以及個人住宅、大型工廠乃至整個城市的自動化。SRAM采用小型封裝，能夠在降低功耗的同時保持高速性能，其將為 IoT應用帶來重要價值。

許多主要廠商提供的微控制器通過諸如深度低功耗(Deep Power-Down)和深度休眠(Deep-Sleep)等特殊的低功耗模式，已經能夠滿足對此類跨界設備的不斷變化的需求。在這些模式下，外設和存儲器模塊也有望節(jié)省功耗。因此，要成為IoT設計的優(yōu)先選擇，SRAM的發(fā)展必須能夠讓客戶不必在性能和功耗之間權衡取舍。

SRAM的發(fā)展如此之快，很明顯只要獨立式SRAM制造商能夠通過創(chuàng)新讓自己的產品滿足新一代應用需求，激動人心的時刻就在未來等待著他們。SRAM的主要創(chuàng)新領域包括：

縮小芯片尺寸：這要求工藝技術的進步和封裝技術的創(chuàng)新;

減少引腳數量：目前大多數SRAM使用并行接口。市場上的串行SRAM只有低容量產品。需要生產容量更高的串行SRAM;

功耗更低的高性能芯片;

片上軟錯誤校正。

在下面的章節(jié)中，我們將介紹SRAM設計的一些關鍵創(chuàng)新，這些設計創(chuàng)新促使嵌入式系統(tǒng)開發(fā)人員考慮把SRAM用于嵌入式可穿戴產品、IoT和其它嵌入式系統(tǒng)應用。

芯片級封裝

芯片級封裝(CSP)[4]是一種縮小芯片尺寸的強大技術。根據規(guī)格要求(J-STD-012)，要滿足“芯片級”要求，整體封裝部分的面積不能超過晶片面積的1.5倍，并且線性尺寸不能超過晶片尺寸的1.2倍。相比之下，對于采用標準封裝的晶片，整體芯片面積可以是晶片面積的十倍。因此芯片級封裝有助于縮小芯片的尺寸。另外通過壓縮工藝節(jié)點也可以實現類似的尺寸縮小。但就SRAM而言，轉而采用較小的工藝節(jié)點會帶來風險，具體在上文中已作解釋。