EDA環(huán)境銜接測量軟件　電子產(chǎn)品開發(fā)周期大幅縮短

消費(fèi)性電子產(chǎn)品汰換周期越來越短，且功能復(fù)雜度不斷提高，使得系統(tǒng)研發(fā)人員面臨縮短產(chǎn)品開發(fā)時(shí)間的嚴(yán)峻挑戰(zhàn)。所幸，現(xiàn)今自動(dòng)化測試系統(tǒng)已開始導(dǎo)入開放式FPGA，將有助EDA開發(fā)環(huán)境與測量軟件的整合，讓工程師可同時(shí)進(jìn)行系統(tǒng)設(shè)計(jì)與測試，加快研發(fā)時(shí)程。

目前測試工程師所面臨的最大挑戰(zhàn)之一，即是個(gè)人觀念局限于目前的技術(shù)中而停滯不前，因此，本文特別提供技術(shù)趨勢的相關(guān)知識(shí)，針對測試與測量產(chǎn)業(yè)，探討足以影響整個(gè)產(chǎn)業(yè)的重要技術(shù)與方法。

設(shè)計(jì)與測試并行為大勢所趨

對目前的研發(fā)單位來說，縮短產(chǎn)品開發(fā)周期幾乎是首要任務(wù)，特別是汽車與航空產(chǎn)業(yè)。要縮短開發(fā)時(shí)間的方法之一，就是同時(shí)進(jìn)行設(shè)計(jì)與測試，這樣的產(chǎn)品開發(fā)模式常以“V-diagram”模型(圖1)表示。這些產(chǎn)業(yè)的最終產(chǎn)品，往往形成高復(fù)雜度“系統(tǒng)中的系統(tǒng)”;而V-diagram左邊為“設(shè)計(jì)”，右邊則為“測試”，其背后的概念，就是在開發(fā)出完整系統(tǒng)之前，先初步測試、檢驗(yàn)子系統(tǒng)以達(dá)更高效率。只要是需要高度監(jiān)控環(huán)境的產(chǎn)業(yè)，就常見到如V- diagram 的同步設(shè)計(jì)/測試方法，而且目前已有其他類型的裝置或產(chǎn)業(yè)逐步采用相關(guān)實(shí)例。以半導(dǎo)體和消費(fèi)性電子產(chǎn)業(yè)為例，其“短暫的產(chǎn)品使用周期”與“不斷提高的產(chǎn)品復(fù)雜度”特性，都是縮短產(chǎn)品開發(fā)時(shí)間的瓶頸。

圖1 V-diagram產(chǎn)品開發(fā)模型

根據(jù)2009年麥肯錫(McKinsey)針對半導(dǎo)體產(chǎn)業(yè)設(shè)計(jì)的問卷研究結(jié)果，半導(dǎo)體產(chǎn)業(yè)“產(chǎn)品生命周期”幾乎是汽車產(chǎn)業(yè)的叁分之一而已。另一份麥肯錫問卷研究亦指出，半導(dǎo)體新產(chǎn)品設(shè)計(jì)的平均開發(fā)時(shí)間約為19個(gè)月，因此，研究人員歸納出“研發(fā)完整度(RD Excellence)”為加速開發(fā)時(shí)程的主要關(guān)鍵。

基于商業(yè)需求，產(chǎn)品開發(fā)過程必須更重視研發(fā)完整度，因此電子產(chǎn)業(yè)已越來越趨向設(shè)計(jì)與測試并行。要強(qiáng)化此實(shí)例的主要方式，就是提高電子設(shè)計(jì)自動(dòng)化(EDA)模擬軟件與測試軟件之間的連結(jié)。

提高EDA/測試軟件連結(jié)

若要了解模擬軟件在產(chǎn)品設(shè)計(jì)流程中的角色，必須先了解軟件在產(chǎn)品開發(fā)的“設(shè)計(jì)”與“測試”階段有何作用。在初始的設(shè)計(jì)/模擬期間，EDA軟件可針對模擬產(chǎn)品的物理或電子行為(Electrical Behavior)建立模型(圖2)。EDA軟件基本上屬于公用程式，即根據(jù)一系列的輸入，透過數(shù)學(xué)模型而呈現(xiàn)受測物(DUT)的輸出，再將相關(guān)度量結(jié)果提供予設(shè)計(jì)工程師。

圖2 軟件于產(chǎn)品開發(fā)階段所扮演的角色

在開發(fā)產(chǎn)品的檢驗(yàn)/認(rèn)證階段，軟件使用條件僅有些許不同，主要是能自動(dòng)測量實(shí)際的塬型即可。但檢驗(yàn)/認(rèn)證階段所需的測量演算法，亦與EDA軟件工具所使用的演算法相同，這點(diǎn)則和設(shè)計(jì)/模擬階段類似。

目前EDA軟件正在發(fā)展中的功能，就是要于EDA環(huán)境與測試軟件之間，提高軟件連結(jié)功能的層級。更進(jìn)一步解釋，這種連結(jié)功能就是要讓現(xiàn)有的EDA軟件環(huán)境可驅(qū)動(dòng)測量軟件，并且測量自動(dòng)化環(huán)境可自動(dòng)連結(jié)EDA設(shè)計(jì)環(huán)境。

銜接設(shè)計(jì)與測試軟件環(huán)境的優(yōu)點(diǎn)之一，即于設(shè)計(jì)程序的初期，軟件即可提供更豐富的測量演算法。工程師不僅可于設(shè)計(jì)初期進(jìn)一步了解自己的設(shè)計(jì)，其模擬作業(yè)亦能整合檢驗(yàn)/認(rèn)證程序所取得的資料。第二項(xiàng)優(yōu)點(diǎn)，則是讓測試工程師在設(shè)計(jì)程序中，即可加速開發(fā)有用的測試程序代碼，以利縮短復(fù)雜產(chǎn)品的上市時(shí)間。

透過EDA軟件進(jìn)行測量　產(chǎn)品設(shè)計(jì)周期大幅縮短

EDA與測試軟件連結(jié)而改善設(shè)計(jì)程序的方法，就是提供更豐富的測量功能?；旧希珽DA工具將透過行為模式(Behavioral Model)預(yù)測全新設(shè)計(jì)的行為?？上У氖?，固定模式的設(shè)計(jì)均是透過測量準(zhǔn)則進(jìn)行檢驗(yàn)，與檢驗(yàn)最終產(chǎn)品所用的測量準(zhǔn)則大不相同，因此難以整合已模擬與已測量的資料。目前業(yè)界正朝向“從設(shè)計(jì)到測試共用單一工具鏈”的一條鞭方法，讓工程師可早將測量作業(yè)帶入設(shè)計(jì)流程。

明導(dǎo)國際(Mentor Graphics)副總裁兼系統(tǒng)層級工程部門經(jīng)理Serge Leef表示，在銜接EDA工具與測試軟件之后，工程師可于產(chǎn)品開發(fā)期間同時(shí)設(shè)計(jì)測試工作臺(tái)，并于設(shè)計(jì)程序中早獲得測試報(bào)告。由于工程師能同時(shí)進(jìn)行開發(fā)與測試結(jié)果，而不是像以前必須依序完成作業(yè)，因此能大幅縮短設(shè)計(jì)周期。

先以行動(dòng)電話的多重模式射頻(RF)功率放大器(PA)為例，此類元件的傳統(tǒng)設(shè)計(jì)方式，即使用如AWR Microwave Office的RF EDA工具。透過EDA環(huán)境，工程師可透過模擬作業(yè)而取得RF特性參數(shù)，如效率、增益、1dB壓縮點(diǎn)(Compression Point)等，但最終產(chǎn)品所必須滿足的RF測量準(zhǔn)則，卻又是專為行動(dòng)電話標(biāo)準(zhǔn)(如全球行動(dòng)通訊系統(tǒng)/增強(qiáng)數(shù)據(jù)率演進(jìn)(GSM/EDGE)、寬頻分碼多工 (WCDMA)、長程演進(jìn)計(jì)畫(LTE))所建立。

在此之前，因?yàn)闇y量復(fù)雜度的不同，往往須實(shí)際測量DUT，才能透過衡量標(biāo)準(zhǔn)(如LTE錯(cuò)誤向量幅度(EVM)與鄰近通道漏比(ACLR))的“標(biāo)準(zhǔn)規(guī)格”而取得測量資料。但現(xiàn)在由于EDA軟件與自動(dòng)化軟件可銜接，讓工程師可于模擬裝置上建構(gòu)EDA環(huán)境，進(jìn)而使用完整的測量演算法。也因?yàn)槿绱?，工程師在設(shè)計(jì)初期即可找出復(fù)雜產(chǎn)品或系統(tǒng)相關(guān)的問題，亦等于縮短設(shè)計(jì)時(shí)間。

行為模型助力　設(shè)計(jì)/測量同時(shí)進(jìn)行

在整合設(shè)計(jì)與測試實(shí)例的第二個(gè)趨勢，就是利用EDA所產(chǎn)生的行為模型，加速開發(fā)產(chǎn)品檢驗(yàn)/認(rèn)證，并u作測試軟件。在此之前，讓產(chǎn)品設(shè)計(jì)程序效率低落的塬因之一，就是特定產(chǎn)品的測試程序代碼開發(fā)緩慢，甚至要等到首次測試實(shí)體塬型之后。不論是特性描述或生產(chǎn)測試程序代碼，若要能加快開發(fā)程序，最好透過軟件u作既定設(shè)計(jì)的塬型并直接做為DUT。透過此方式，工程師將可以于產(chǎn)品設(shè)計(jì)期間同時(shí)，開發(fā)特性描述與生產(chǎn)測試軟件，進(jìn)而加速上市時(shí)間。

以美敦力(Medtronic)為例，該公司最近就針對心率調(diào)節(jié)器開發(fā)而選用此設(shè)計(jì)方式。美敦力透過特殊設(shè)計(jì)的新軟件套件銜接EDA環(huán)境與測量軟件，連接軟件環(huán)境之后，工程師可于u作實(shí)際硬件之前就開發(fā)出測試工作臺(tái)，而透過此設(shè)計(jì)方式而達(dá)到的平行機(jī)制，讓工程師能因此加速產(chǎn)品上市時(shí)間。