基于FPGA和Si4463的跳頻語(yǔ)音通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

跳頻通信作為擴(kuò)頻通信的一種，具有抗干擾、抗截獲以及多址組網(wǎng)等優(yōu)點(diǎn)，在現(xiàn)代軍事通信尤其是戰(zhàn)術(shù)抗干擾電臺(tái)中獲得了廣泛的應(yīng)用。近年來(lái)，跳頻通信技術(shù)在民用通信系統(tǒng)中的應(yīng)用也越來(lái)越廣泛，例如GSM、無(wú)線局域網(wǎng)、Bluetooth等應(yīng)用了跳頻技術(shù)，礦井救援通信系統(tǒng)使用了跳頻通信的組網(wǎng)能力應(yīng)對(duì)災(zāi)變現(xiàn)場(chǎng)的復(fù)雜環(huán)境，語(yǔ)音電臺(tái)也常常使用跳頻通信來(lái)保證語(yǔ)音信號(hào)安全可靠地傳輸。

本文首先對(duì)跳頻通信系統(tǒng)抗干擾性能進(jìn)行理論分析，使用Matlab/Simulink仿真工具搭建跳頻通信系統(tǒng)模型，仿真獲得系統(tǒng)抗全頻帶干擾和抗跟蹤式干擾性能。接著設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)跳頻語(yǔ)音通信系統(tǒng)，其基于FPGA和Silicon Labs公司的通用射頻收發(fā)芯片Si4463。文中側(cè)重描述了跳頻語(yǔ)音通信系統(tǒng)整體設(shè)計(jì)架構(gòu)，通用射頻芯片Si4463的主要性能參數(shù)、外圍電路以及芯片配置流程，并給出系統(tǒng)實(shí)現(xiàn)后的主要指標(biāo)測(cè)試結(jié)果。本文設(shè)計(jì)的跳頻語(yǔ)音通信系統(tǒng)，可以滿足復(fù)雜環(huán)境下安全可靠的民用語(yǔ)音通信需求;同時(shí)，系統(tǒng)采用一種簡(jiǎn)化的基于TOD的跳頻同步方案，直接使用本地計(jì)數(shù)器代替精確時(shí)間產(chǎn)生模塊(例如GPS模塊)，降低跳頻同步復(fù)雜性，節(jié)約硬件資源和成本。

1 跳頻抗干擾性能仿真分析

跳頻通信的抗干擾能力通常用跳頻處理增益來(lái)表示，而對(duì)于不同的干擾方式，跳頻通信系統(tǒng)的跳頻處理增益也不同。

1)對(duì)于全頻帶干擾來(lái)說(shuō)，跳頻處理增益為：

其中，Bs為單頻點(diǎn)信號(hào)帶寬，Bw為跳頻信號(hào)總帶寬。提高跳頻信號(hào)總帶寬并減小單頻點(diǎn)信號(hào)帶寬，可以有效提高抗全頻帶干擾能力。

2)對(duì)于單頻帶干擾來(lái)說(shuō)，跳頻處理增益為：

GFH=10lgN (2)

其中，N為跳頻頻點(diǎn)數(shù)。因此，增加跳頻頻點(diǎn)數(shù)，可以有效提高跳頻通信抗干擾能力。

3)對(duì)于跟蹤式干擾，跳頻處理增益為：

其中，TH為跳頻駐留時(shí)間，Tt為頻率跟蹤占用時(shí)間。跳頻駐留時(shí)間越短，頻率跟蹤時(shí)間越長(zhǎng)，則跳頻處理增益越大。因此，提高跳頻通信的跳速，可以有效提高抗干擾能力。

1.1 抗全頻帶干擾性能分析

為了分析跳頻通信系統(tǒng)抗干擾能力，使用Matlab/Simulink仿真工具搭建跳頻通信系統(tǒng)仿真模型(圖1)，重點(diǎn)仿真跳頻系統(tǒng)處于全頻帶干擾下的誤碼率和信道中信噪比的關(guān)系。

對(duì)于采用BFSK調(diào)制方式的跳頻通信系統(tǒng)實(shí)施全頻帶干擾，其誤碼率為：

其中，Eb為信號(hào)每比特功率，No為白噪聲功率譜密度，NJ為干擾噪聲功率譜密度。圖2給出了全頻帶干擾下跳頻通信系統(tǒng)的誤碼率曲線。

圖2可見(jiàn)，在干擾噪聲功率較小，信噪比較大時(shí)，全頻帶噪聲干擾對(duì)跳頻通信系統(tǒng)的干擾并不明顯，在信噪比為15 dB時(shí)，系統(tǒng)誤碼率為10-6數(shù)量級(jí)，系統(tǒng)語(yǔ)音通信基本不受影響。隨著信噪比的減小，當(dāng)信噪比為0d B時(shí)，系統(tǒng)誤碼率上升到23%，通信受到嚴(yán)重干擾。對(duì)于全頻帶干擾，由于干擾噪聲分布在很寬的帶寬范圍內(nèi)，所以干擾噪聲功率譜密度一般較小。如果想對(duì)系統(tǒng)通信實(shí)現(xiàn)明顯干擾作用，則信噪比至少在0 dB以下，這對(duì)全頻帶噪聲干擾功率要求很高，所以跳頻通信系統(tǒng)對(duì)全頻帶噪聲干擾可以起到顯著的抗干擾作用。

1.2 抗跟蹤式干擾性能分析

對(duì)于跟蹤式干擾，可以通過(guò)提高跳速提升抗干擾能力。

假如發(fā)射端到接收端的距離為d1，跟蹤式干擾源距發(fā)射端和接收端分別為d2和d3，顯然d1

其中，c為光速。

假設(shè)干擾信號(hào)和有用信號(hào)的路徑差為30 km，則△t=100μs。若跳頻通信系統(tǒng)跳速為10 000 hop/s，其跳隙時(shí)長(zhǎng)為100μs，在同頻干擾來(lái)到時(shí)，通信頻率已經(jīng)跳到下一個(gè)頻點(diǎn)，此干擾源對(duì)跳頻系統(tǒng)基本無(wú)效。同樣以美國(guó)的JTIDS(Joint Tactieal Information Distribution Sys tem)系統(tǒng)為例，其跳速最高可達(dá)76 923 hop/s，只要干擾源和有用信號(hào)的路徑差大于3.9 km，則跟蹤式干擾對(duì)其無(wú)效。

實(shí)際系統(tǒng)中，對(duì)于跟蹤式干擾源，其轉(zhuǎn)發(fā)同頻干擾肯定需要一定的響應(yīng)時(shí)間，考慮該響應(yīng)時(shí)間，跳頻系統(tǒng)抗跟蹤式干擾效果更好。

2 基于TOD的跳頻同步原理

2.1 基于TOD的跳頻同步方法

由于跳頻通信的頻率需要不斷跳變，所以通信雙方如何保持同步是跳頻系統(tǒng)最關(guān)鍵的問(wèn)題。采用基于時(shí)間信息(Time of Day，TOD)的跳頻同步方法是基于精確時(shí)鐘法、同步頭法、自同步法提出的一種綜合的同步方法。TOD就是跳頻系統(tǒng)的實(shí)時(shí)時(shí)鐘信息，實(shí)時(shí)時(shí)鐘信息包括年、月、日、時(shí)、分、秒、毫秒、微秒等。

基于TOD的跳頻同步方法通過(guò)將攜帶有時(shí)間信息的同步頭置于跳頻信號(hào)的最前面，接收端從同步頭中捕獲到同步信息后，調(diào)整本地跳頻序列發(fā)生器，從而使收發(fā)雙方實(shí)現(xiàn)同步。收發(fā)雙方的偽隨機(jī)碼和產(chǎn)生跳頻圖案的方法是一致的，不同的只是時(shí)間信息TOD。TOD以每一跳的時(shí)間為單位，由于收發(fā)端的時(shí)鐘精度不可能一致，經(jīng)過(guò)一段時(shí)間后兩者的TOD就會(huì)有差異。因此，發(fā)射端需要定期發(fā)送的同步信息，接收端可以從同步信息中提取發(fā)射端的TOD，然后修正自己的TOD。這種方法同步時(shí)間快，同步概率大，隨機(jī)性能好，能夠滿足跳頻通信的各種要求。

2.2 一種簡(jiǎn)化的基于TOD的跳頻同步方法

傳統(tǒng)的基于TOD的跳頻同步方法，需要專(zhuān)門(mén)的絕對(duì)精確時(shí)間生成模塊(例如GPS模塊)，用于產(chǎn)生TOD。

本文提出一種簡(jiǎn)化的跳頻同步方法，直接通過(guò)系統(tǒng)內(nèi)部的計(jì)數(shù)器獲得相對(duì)時(shí)間值作為T(mén)OD，降低系統(tǒng)跳頻同步復(fù)雜性，節(jié)約硬件資源和成本。

系統(tǒng)發(fā)射端和接收端均具有一個(gè)分級(jí)計(jì)數(shù)器，用于生成本地TOD，通過(guò)反饋移位寄存器生成頻點(diǎn)，并形成跳頻圖案。分級(jí)計(jì)數(shù)器包括時(shí)鐘計(jì)數(shù)器、時(shí)隙計(jì)數(shù)器和幀計(jì)數(shù)器。時(shí)鐘計(jì)數(shù)器用于記錄每個(gè)時(shí)隙內(nèi)的時(shí)鐘個(gè)數(shù);時(shí)隙計(jì)數(shù)器根據(jù)時(shí)鐘計(jì)數(shù)器的進(jìn)位標(biāo)記進(jìn)行計(jì)數(shù)，記錄每一幀內(nèi)的時(shí)隙個(gè)數(shù);幀計(jì)數(shù)器用于記錄幀號(hào)，作為本地TOD值。

系統(tǒng)數(shù)據(jù)幀被劃分為若干個(gè)時(shí)隙進(jìn)行發(fā)送，包括1個(gè)同步時(shí)隙和若干個(gè)業(yè)務(wù)時(shí)隙。同步時(shí)隙數(shù)據(jù)包中存放發(fā)射端TOD，業(yè)務(wù)時(shí)隙數(shù)據(jù)包中存放需要傳輸?shù)挠行дZ(yǔ)音數(shù)據(jù)。同步時(shí)隙期間，接收端接收到來(lái)自發(fā)射端的TOD，對(duì)本地TOD進(jìn)行校正，對(duì)分級(jí)計(jì)數(shù)器進(jìn)行清零，并使用接收到的TOD值作為反饋移位寄存器的初始值。在業(yè)務(wù)時(shí)隙期間，發(fā)射端和接收端通過(guò)各自的反饋移位寄存器移位更新頻點(diǎn)，保證收發(fā)兩端的跳頻圖案一致，實(shí)現(xiàn)跳頻同步。

3 跳頻語(yǔ)音通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

3.1 系統(tǒng)總體結(jié)構(gòu)

為實(shí)現(xiàn)跳頻語(yǔ)音通信，設(shè)計(jì)一種基于FPGA和Si4463的跳頻語(yǔ)音通信系統(tǒng)，圖3給出了系統(tǒng)總體結(jié)構(gòu)。

在發(fā)射端，首先通過(guò)麥克風(fēng)輸入語(yǔ)音信號(hào)，然后使用音頻A/D芯片將模擬語(yǔ)音信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，接著使用DSP對(duì)語(yǔ)音信號(hào)進(jìn)行基于G723.1語(yǔ)音編碼標(biāo)準(zhǔn)的編碼，然后在FPGA中對(duì)數(shù)據(jù)按照幀結(jié)構(gòu)進(jìn)行組包、加擾、卷積編碼、交織等一系列處理后通過(guò)射頻芯片跳頻發(fā)射出去。

在接收端，將射頻芯片接收到的數(shù)據(jù)包先進(jìn)行解交織、Viterbi譯碼和解擾處理，然后按照幀結(jié)構(gòu)將數(shù)據(jù)解析出來(lái)。語(yǔ)音數(shù)據(jù)包通過(guò)DSP進(jìn)行G723.1語(yǔ)音解碼，并通過(guò)音頻D/A芯片轉(zhuǎn)化為語(yǔ)音后通過(guò)耳機(jī)輸出。

系統(tǒng)采用了一種簡(jiǎn)化的基于TOD的跳頻同步方法，在發(fā)射端和接收端，均通過(guò)FPGA中分級(jí)計(jì)數(shù)器生成TOD，實(shí)現(xiàn)跳頻同步。

3.2 Si4463電路設(shè)計(jì)

系統(tǒng)使用Silicon Labs公司最新的高性能低功耗射頻收發(fā)芯片Si4463，其主要性能參數(shù)如下：

1)頻率范圍：119～1 050 MHz;

2)接收靈敏度：-126dBm@500bps，-106dBm@100kbps，-88dBm@1Mbps;

3)調(diào)制方式：(G)FSK、4(G)FSK、(G)MSK、OOK;

4)最大輸出功率：20 dBm;

5)低功耗：13mA@RX，18mA@TX(10dBm);

6)數(shù)據(jù)速率：100 bps～1 Mbps;

7)供電電壓：1.8～3.3 V。

圖4給出Si4463外圍電路圖。

Si4463輸入端在不同頻率時(shí)呈現(xiàn)不同的阻抗特性，為了降低輸入駐波，需要使用匹配電路進(jìn)行輸入阻抗匹配。不同頻率應(yīng)用時(shí)匹配電路取值不同，實(shí)際應(yīng)用可以使用矢量網(wǎng)絡(luò)分析儀進(jìn)行阻抗特性測(cè)試并進(jìn)行匹配，也可以參考以下典型頻率時(shí)阻抗匹配電路取值。

3.3 Si4463收發(fā)配置流程

圖3可見(jiàn)，數(shù)據(jù)經(jīng)過(guò)FPGA處理以后通過(guò)Si4463采用跳頻的方式發(fā)射出去。FPGA通過(guò)SPI接口對(duì)Si4463進(jìn)行配置，使用一個(gè)有限狀態(tài)機(jī)模擬配置命令的順序執(zhí)行，圖5給出了配置模塊框圖。

Si4463配置的具體流程見(jiàn)圖6(a)、(b)所示。按照Si4463正常的工作流程，在接收數(shù)據(jù)循環(huán)中，接收端應(yīng)該先將本次接收到的數(shù)據(jù)包從Si4463的FIFO中讀出，然后再對(duì)Si4463配置下一個(gè)頻點(diǎn)。為了最大限度地提高跳速，在系統(tǒng)接收到一包數(shù)據(jù)以后，先對(duì)Si4463配置下一個(gè)頻點(diǎn)，然后再?gòu)腟i4463的FIFO中讀出這包數(shù)據(jù)。這樣可以讓系統(tǒng)讀取本包數(shù)據(jù)和接收下一包數(shù)據(jù)兩個(gè)過(guò)程并行進(jìn)行，縮短時(shí)間，提高跳速。

3.4 系統(tǒng)測(cè)試結(jié)果

系統(tǒng)設(shè)計(jì)并實(shí)現(xiàn)后，進(jìn)行了射頻頻譜、跳速及接收靈敏度等性能指標(biāo)測(cè)試，以及實(shí)際環(huán)境的語(yǔ)音通信測(cè)試。實(shí)測(cè)獲得系統(tǒng)主要參數(shù)如下：

1)工作頻段：434 MHz，可配置;

2)調(diào)制方式：GFSK;

3)跳頻頻點(diǎn)數(shù)：16;

4)跳頻總帶寬：≥5 MHz;

5)跳頻速率：≥150 hop/s;

6)接收靈敏度：≤-104 dBm@75 kbps。

測(cè)試結(jié)果顯示，所設(shè)計(jì)的跳頻語(yǔ)音通信系統(tǒng)性能指標(biāo)與Si4463給出的指標(biāo)相當(dāng);在實(shí)際環(huán)境測(cè)試中，語(yǔ)音通信性能優(yōu)越，系統(tǒng)抗于擾性能良好，達(dá)到了系統(tǒng)設(shè)計(jì)各項(xiàng)指標(biāo)要求，可以滿足語(yǔ)音通信需求。

4 結(jié)束語(yǔ)

本文設(shè)計(jì)了一個(gè)跳頻語(yǔ)音通信系統(tǒng)，采用了一種簡(jiǎn)化的基于TOD的跳頻同步方法，并基于FPGA和Si4463實(shí)現(xiàn)。實(shí)測(cè)結(jié)果表明，該跳頻語(yǔ)音通信系統(tǒng)主要指標(biāo)符合射頻收發(fā)芯片Si4463性能參數(shù)，且在實(shí)際環(huán)境測(cè)試中，語(yǔ)音通信性能優(yōu)越，達(dá)到了系統(tǒng)設(shè)計(jì)目標(biāo)。本文設(shè)計(jì)的跳頻通信語(yǔ)音系統(tǒng)可以滿足復(fù)雜電磁環(huán)境下的語(yǔ)音通信需求。