ARM與神經網絡處理器的通信方案設計

摘要：基于ARM芯片和FPGA的特點，設計了一種ARM與FPGA人工神經網絡處理器之間的通信方案。該方案采用ARM的ZDMA控制器對數(shù)據傳輸進行控制，完成ARM與神經網絡處理器的控制寄存器組、分布式存儲器、樣本存儲器等存儲體的數(shù)據交換。

引言

人工神經網絡在很多領域得到了很好的應用，尤其是具有分布存儲、并行處理、自學習、自組織以及非線性映射等特點的網絡應用更加廣泛。嵌入式便攜設備也越來越多地得到應用，多數(shù)是基于ARM內核及現(xiàn)場可編程門陣列FPGA的嵌入式應用。某人工神經網絡的FPGA處理器能夠對數(shù)據進行運算處理，為了實現(xiàn)集數(shù)據通信、操作控制和數(shù)據處理于一體的便攜式神經網絡處理器，需要設計一種基于嵌入式ARM內核及現(xiàn)場可編程門陣列FPGA的主從結構處理系統(tǒng)滿足要求。

1 人工神經網絡處理器

1.1 人工神經網絡模型

人工神經網絡是基于模仿大腦功能而建立的一種信息處理系統(tǒng)。它實際上是由大量的、很簡單的處理單元(或稱神經元)，通過廣泛的互相連接而形成的復雜網絡系統(tǒng)。最早的神經元模型是MP模型，由輸入X、連接權值W和閾值θ、激活函數(shù)f和輸出O組成，如圖1所示。

神經元j的輸出為：

式中：netj是神經元j的凈輸入，xi是神經元j的輸入，Wij是神經元i到神經元j的權值，θj是神經元j的閾值，f()是神經元凈輸入和輸出之間的變換函數(shù)，稱為激活函數(shù)。

后來的各種網絡模型基本都由這幾個因素構成，例如圖2的三層BP神經網絡模型。

三層BP網絡的標準學習算法如下，當網絡輸出與期望輸出不等時，存在輸出誤差E，定義如下：

容易看出，各層權值調整公式均由3個因素決定，即學習率η、本層輸出的誤差信號δ以及本層出入信號Y(或X)。其中，輸出層誤差信號與網絡的期望輸出與實際輸出之差有關，直接反映了輸出誤差，而各隱層的誤差信號與前面各層的誤差信號都有關，是從輸出層開始逐層反傳過來的。

神經網絡的訓練學習的過程就是通過不斷地調整各個節(jié)點的權值，使輸出誤差達到最小，最終獲得穩(wěn)定可靠的權值，實現(xiàn)網絡的預定功能。

1.2 人工神經網絡的FPGA實現(xiàn)

算法公式實際隱含著各種運算過程，乘累加計算、激活函數(shù)及其導數(shù)的計算和邏輯運算是3種必不可少的運算，因此FPGA的實現(xiàn)主要是各種運算器的設計和連接。處理器要處理各種類型的數(shù)據，樣本數(shù)據X(訓練樣本、實際樣本)，網絡參數(shù)(學習速率η、每層神經元個數(shù)n等)和權值W是必不可少的。網絡參數(shù)和初始權值用來對網絡初始化，訓練樣本用來訓練網絡學習，最后在網絡應用階段對實際樣本進行處理。

圖3展示的是FPGA神經網絡處理器的主體部分：存儲模塊和運算模塊。根據網絡的結構特點，連接權值處于各個神經元節(jié)點的連接處，與各自的權值運算結構一一對應，為分布式，所以分布式存儲器WM中存儲權值數(shù)據;樣本數(shù)據統(tǒng)一從網絡的輸入層進入網絡，故DM中存儲樣本數(shù)據;MAE是處理器的運算部分。

2 通信硬件設計

2.1 系統(tǒng)整體架構

系統(tǒng)整體結構框圖如圖4所示，分為ARM端和FPGA端兩個部分。ARM端有兩個功能：一是從內存中讀取已有數(shù)據，通過DMA方式下載到FPGA端，按照數(shù)據類型將數(shù)據下載到不同的存儲設備和存儲空間;二是對FPGA進行控制，主要是各種中斷操作。FPGA端的功能是接收ARM傳送的數(shù)據，存儲數(shù)據，并在微程序控制器的控制下進行運算處理，最后把結果上傳給ARM。

ARM端以S3C44B0X芯片為核心，外部擴展各類設備構成。S3C44B0X是三星公司的16/32位微處理器，片內集成了ARM7TDMI核，并在此基礎上集成了豐富的外圍功能模塊，為嵌入式設備提供一個低成本高性能的方案。

S3C4480X擁有4通道的DMA控制器，兩個ZDMA，連接于SSB(三星系統(tǒng)總線);另外兩個BDMA，連接在SSB和SPB(三星外圍總線)之間的接口層。其中ZDMA可從存儲器到存儲器、存儲器到I/O設備和I/O設備到存儲器傳送數(shù)據。DMA操作由S/W或來自外部請求引腳(nXDREQ0/1)的請求來啟動。

在DMA操作中，通過配置DMA特殊功能寄存器來實現(xiàn)對DMA的控制，如圖5所示。

FPGA端的組成為FPGA芯片和擴展存儲器。按處理數(shù)據類型的不同設計不同的存儲結構，具體如下所列。神經網絡的結構參數(shù)存放于控制寄存器組，初始權值、穩(wěn)定權值存放于分布式存儲器，其他參數(shù)(學習速率、學習速率調整因子等)存放于專用寄存器組A中，處理結果存放于專用寄存器組B中，樣本數(shù)據存放于擴展存儲器SD卡中。

以上所述的存儲體，除擴展存儲器外其他結構都在FPGA芯片內部設計完成。采用這種設計是基于FPGA片上存儲資源的使用情況：①FPGA的配置文件占用;②分布式存儲器占用;③各類寄存器組占用。當樣本數(shù)據數(shù)量較大時會占用比較大的空間，F(xiàn)PGA芯片將不能滿足，因此不能把樣本數(shù)據存儲在片上，而是存儲于擴展存儲器。

2.2 硬件連接

從上面的介紹容易發(fā)現(xiàn)，ARM芯片的通信對象是基于SRAM工藝的FPGA芯片上的存儲體。因此，F(xiàn)PGA芯片作為存儲設備時，ARM芯片可直接與其相連。ARM與FPGA硬件連接示意圖如圖6所示。

ARM與FPGA的片上存儲體的地址總線連接設置為12位，足夠存儲和尋址需求。

數(shù)據總線的寬度為28位。神經網絡處理器的數(shù)據精度為16位，F(xiàn)PGA樣本數(shù)據寄存器還有12位外部擴展存儲器的地址數(shù)據，因此整個數(shù)據總線的寬度為二者之和。除樣本數(shù)據寄存器之外的片上存儲體，數(shù)據線占用28位數(shù)據總線中的低16位。

控制總線包括ARM端的片選線nGCS6和讀/寫控制線。對ARM相應的寄存器進行配置可激活BANK6(FPGA片上存儲體)和讀/寫數(shù)據。

根據數(shù)據存儲位置的不同，硬件連接可分成兩方面。如圖7所示。

第一，存儲位置為FPGA端的外部擴展存儲器。①ARM與FPGA通過12位地址總線、28位數(shù)據總線及控制總線直接相連，數(shù)據寫入樣本數(shù)據寄存器。②樣本數(shù)據寄存器的28位數(shù)據按照12位地址數(shù)據、16位樣本數(shù)據，通過FPGA與外部擴展存儲器之間的12位地址總線、16位數(shù)據總線，在存儲控制模塊的控制下，把樣本數(shù)據寫入擴展存儲器。因此，把樣本數(shù)據寄存器分為兩部分，低16位為樣本數(shù)據，高12位為該樣本數(shù)據在外部擴展存儲器的存儲地址，如下所示。

第二，存儲位置為FPGA的片上存儲體。ARM與FPGA通過12位地址總線、28位數(shù)據總線中的低16位、控制總線直接相連，控制寄存器組、專用寄存器組、分布式存儲器連接在這些總線上面。

片上集成存儲系統(tǒng)采用統(tǒng)一編址的方式，其優(yōu)勢在于可以通過ARM芯片的DMA方式進行數(shù)據傳輸，既可以提高傳輸速率又能夠釋放CPU。外部擴展存儲器因為只受FPGA控制而采用獨立編址，但地址域的設計接續(xù)片上集成存儲系統(tǒng)的地址，如此方便操作。

3 ZDMA控制設計

ARM端與FPGA端的數(shù)據通信如圖8所示，分為3個階段：

①網絡初始化階段的數(shù)據通信：配置網絡初始化數(shù)據。a)需對網絡訓練執(zhí)行階段②，b)否則執(zhí)行階段③。

②網絡訓練階段的通信：下載訓練樣本數(shù)據，訓練完成上傳穩(wěn)定的權值。

③實際應用階段的通信：下載實際樣本數(shù)據，上傳處理結果。

每一個階段都是在ZDMA的方式下進行。每一個階段完成后都會進入中斷，提示本階段完成并進行下一步操作。

3.1 下載數(shù)據時ZDMA的配置

按照是否為樣本數(shù)據，通信可分為兩個階段：一是面向FPGA片上集成存儲系統(tǒng)的非樣本數(shù)據通信，二是面向FPGA片外擴展存儲器的樣本數(shù)據通信。

本設計使用ZDMA0、ZDMA1兩個通道中的一個。與ZDMA有關的特殊功能寄存器有：

ZDMA控制寄存器(①ZDCONn)：主要用于對DMA通道進行控制，允許外部DMA請求(nXDREQ)。

ZDMA0/1初始源/目的地址和計數(shù)寄存器、ZDMA0/1當前源/目的地址和計數(shù)寄存器。

ZDMAn初始/當前源地址寄存器(②ZDISRC、③ZDCSRC)：初始源地址為數(shù)據在ARM芯片內存的存放地址;當前源地址為即將傳輸?shù)臄?shù)據的內存地址，值為初始源地址+計數(shù)值。

ZDMAn初始/當前目的地址寄存器(④ZDIDES、⑤ZDCDES)：分為兩個階段：第一階段傳輸非樣本數(shù)據時初始目的地址為BANK6的起始地址;當前目的地址是變化的，為初始目的地址+計數(shù)值。第二階段傳輸樣本數(shù)據時初始目的地址也是當前目的地址，為樣本數(shù)據寄存器的地址。

ZDMAn初始/當前目的計數(shù)寄存器(⑥ZDICNT、⑦ZDCCNT)：初始值為0，當前值隨著傳輸數(shù)據的個數(shù)逐一遞增，直至達到所有數(shù)據的數(shù)量。樣本數(shù)據和非樣本數(shù)據的傳輸分兩個階段進行，各自獨立。

從這個過程中可以看出，配置ZDMA時需考慮FPGA端存儲結構體多樣性的問題。

3.2 上傳數(shù)據時ZDMA的配置

神經網絡處理器的穩(wěn)定權值和處理結果存儲在FPGA上統(tǒng)一編址的專用寄存器組B中，不存在存儲結構體多樣性的問題，所以上傳數(shù)據時ZDMA的配置相對簡單：

初始源地址即專用寄存器組B的起始地址，每傳送一次數(shù)據專用寄存器組的地址指針+1并作為當前源地址。

初始目的地址為要存放數(shù)據的內存塊的起始地址，每傳送一次數(shù)據內存塊地址指針+1并作為當前目的地址。

計數(shù)寄存器的初始值為0，每傳送一次數(shù)據其值+1，達到設定的目標值時數(shù)據上傳即完成。

結語

本文首先介紹了人工神經網絡的模型和算法以及FPGA的實現(xiàn)，并通過對網絡結構的分析設計了FPGA端的數(shù)據存儲系統(tǒng)。然后分析了ARM端和FPGA端各自的功能，在此基礎上把兩者結合在一起，設計了一種利用ARM的ZDMA方式相互通信的方案。