新聞中心

EEPW首頁 > 設(shè)計(jì)應(yīng)用 > 基于DDS技術(shù)的波形設(shè)計(jì)

基于DDS技術(shù)的波形設(shè)計(jì)

作者: 時(shí)間:2016-10-10 來源:網(wǎng)絡(luò) 收藏

摘要:針對(duì)數(shù)字基帶信號(hào)的特點(diǎn)和通信系統(tǒng)對(duì)信號(hào)傳輸?shù)囊?,利?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/DDS">DDS數(shù)字頻率合成技術(shù)進(jìn)行。采用了ADI公司的芯片為核心設(shè)計(jì)實(shí)現(xiàn)了全數(shù)字頻率合成器,構(gòu)建了具備調(diào)制,調(diào)制及線性掃描功能的全數(shù)字通信系統(tǒng)。詳細(xì)介紹了該通信系統(tǒng)的主要構(gòu)成和實(shí)現(xiàn)全數(shù)字的軟件控制方式,使其具備多種信號(hào)形式,較寬的工作頻帶、根據(jù)工作需要隨時(shí)變換波形的功能。該系統(tǒng)具有可重復(fù)編程和動(dòng)態(tài)重構(gòu)的優(yōu)點(diǎn),使其易于修改,靈活可控,可適用于通信工程實(shí)踐中。
關(guān)鍵詞:;;

0 引言
目前在各類通信系統(tǒng)中的波形設(shè)計(jì),通常是指調(diào)制波形的設(shè)計(jì)問題。一個(gè)完善的通信系統(tǒng)通常有多種信號(hào)形式、較寬的輸出工作頻帶、根據(jù)工作需要隨時(shí)變換波形,以達(dá)到最好的工作效果。
直接數(shù)字式頻率合成器(Direct Digital Synthesizer,)是近年來隨著數(shù)字集成電路和微電子技術(shù)的快速發(fā)展而迅速興起的一種新的頻率合成技術(shù)。它將先進(jìn)的數(shù)字信號(hào)處理理論和方法引入到頻率合成領(lǐng)域中,有效解決許多模擬合成技術(shù)無法解決的問題。模擬的方法最大的問題是不能實(shí)現(xiàn)波形捷變,而數(shù)字的方法解決了這個(gè)問題,而且還可以進(jìn)行幅相補(bǔ)償,良好的靈活性使得數(shù)字波形的產(chǎn)生方法越來越受到重視。

1 DDS工作原理
DDS頻率合成技術(shù)具有ns量級(jí)的捷變頻時(shí)間,mHz量級(jí)頻率分辨率,相對(duì)帶寬較寬,高優(yōu)良的相位噪聲性能,可以方便的實(shí)現(xiàn)各種調(diào)制,是一種全數(shù)字化、高集成度、可編程的系統(tǒng)。其工作原理如圖1所示。

本文引用地址:http://butianyuan.cn/article/201610/306519.htm

a.JPG


DDS應(yīng)用于各類通信系統(tǒng)時(shí),參考頻率源fr多采用穩(wěn)定的晶體振蕩器,以得到頻譜純凈的工作時(shí)鐘。累加器由多個(gè)級(jí)聯(lián)的加法器和寄存器組成,當(dāng)參考頻率源fr輸入一個(gè)時(shí)鐘脈沖時(shí),它的輸出增加一個(gè)步長的增量值,增量的大小隨頻率控制字Kf的不同而變化。當(dāng)用這個(gè)增量的數(shù)據(jù)進(jìn)行尋址查表時(shí),正弦查表就把存儲(chǔ)在累加器中的抽樣數(shù)字值轉(zhuǎn)換成近似正弦波幅度的數(shù)字量函數(shù),D/A轉(zhuǎn)換器就把數(shù)字量轉(zhuǎn)化成模擬量,低通濾波器進(jìn)一步平滑近似正弦波的鋸齒階梯函數(shù)。
DDS技術(shù)與大多數(shù)的數(shù)字信號(hào)處理技術(shù)一樣,基礎(chǔ)仍然是奈奎斯特采樣定理。該定理指出當(dāng)抽樣頻率大于或者等于模擬信號(hào)最高頻率的兩倍時(shí),可以由抽樣得到的離散序列無失真地恢復(fù)出原始模擬信號(hào)。DDS技術(shù)不是對(duì)模擬信號(hào)進(jìn)行抽樣,而是一個(gè)假定抽樣過程已經(jīng)發(fā)生且抽樣值已經(jīng)量化完成,如何把已經(jīng)量化的數(shù)值重建原始信號(hào)的問題,理論上最大輸出頻率不會(huì)超過系統(tǒng)時(shí)鐘頻率fr的1/2,但在實(shí)際應(yīng)用中由于DDS系統(tǒng)中的低通濾波器非理想特性,由通帶到阻帶之間存在著一個(gè)過渡帶,工程中DDS最高輸出頻率只取fr的40%左右。
由于受到控制字長N的限制,累加器累加到一定值后,就會(huì)產(chǎn)生一次累加溢出,溢出頻率即為合成信號(hào)的頻率??梢?,頻率控制字Kf越大,累加器產(chǎn)生溢出的速度越快,輸出頻率也就越高。故在參考頻率fr不變的條件下,改變頻率字就可以改變輸出信號(hào)的頻率。輸出信號(hào)的頻率分辨率及輸出信號(hào)頻率計(jì)算如下:
b1.jpg
同理,根據(jù)以上查表和累加溢出的原理,對(duì)相位和幅度(電流)也有同樣的計(jì)算,可得出相位分辨率及輸出信號(hào)相位控制字計(jì)算如式(2)所示,輸出信號(hào)幅度(電流)分辨率及輸出信號(hào)幅度(電流)控制字計(jì)算如式(3)所示。
b.JPG
式中:KP為相位控制字;P為相位累加器位數(shù)長度;KA為幅度(電流)控制字;A為幅度累加器位數(shù)長度,Imax為輸出最大電流。

2 基于的波形設(shè)計(jì)
2.1 系統(tǒng)原理框圖
DDS這種類似與查表直接輸出信號(hào)的合成方式,使其更適用于波形捷變的調(diào)制要求。在進(jìn)行波形設(shè)計(jì)時(shí),應(yīng)根據(jù)需要選用功能完備的芯片,不僅要求具備控制幅度、相位、頻率的能力,還要從整個(gè)系統(tǒng)的角度出發(fā)進(jìn)行選擇。
為實(shí)現(xiàn)某一帶寬信號(hào)的調(diào)制、調(diào)制或線性掃頻,以ADI公司的DDS芯片AD9958應(yīng)用為例,設(shè)計(jì)一款雙通道波形生成器,系統(tǒng)的原理框圖如圖2所示。

c.JPG


AD9958是ADI公司的一款高度集成的雙通道直接數(shù)字頻率合成器,其性能特點(diǎn)如下:
(1)具備2路可同步、可獨(dú)立控制的信號(hào)通道,2路10位的DAC,通道隔離度大于72 dB;
(2)集成了32位頻率累加器,14位相位累加器,10位的幅度控制字。可編程的通道控制對(duì)由于模擬處理(例如濾波、放大)或者PCB布線的失配而產(chǎn)生的不均衡進(jìn)行校正;
(3)具備三種可編程的工作模式:單頻模式、調(diào)制模式和掃描模式;
(4)具備線性頻率、相位、幅度的掃描功能;
(5)支持最高16進(jìn)制的ASK,F(xiàn)SK和PSK直接調(diào)制功能和相應(yīng)控制電路;
(6)串行控制接口速度高達(dá)800 Mb/s;
(7)具備正余弦波形表,可編程4~20倍的REFCLK倍增器電路,最高500 MHz的系統(tǒng)時(shí)鐘。
2.2 DDS硬件電路設(shè)計(jì)
系統(tǒng)采用61.44 MHz的晶振,作為控制器和DDS的輸入時(shí)鐘。在DDS內(nèi)部啟用REFCLKP倍增器電路,采用7倍的倍增系數(shù),因此DDS系統(tǒng)時(shí)鐘f=430.08 MHz。

d.JPG


在設(shè)計(jì)中該芯片的編程接口采用多線制串行控制,分別為時(shí)鐘線SCLK和數(shù)據(jù)線SDIO_0~SDIO_3,其中SCLK最高速度可達(dá)200 Mb/s,當(dāng)SDIO_0~SDIO_3全部用作數(shù)據(jù)線時(shí),控制數(shù)據(jù)速率最高可達(dá)到800 Mb/s。以2線制控制接口為例,設(shè)置控制參數(shù)CSR2:1>=00,則SCLK作為時(shí)鐘信號(hào),SDIO_0作為數(shù)據(jù)信號(hào)。
2.3 各類波形設(shè)計(jì)
2.3.1 單頻點(diǎn)模式
AD9958具備兩路輸出,分別為CH0:70~100 MHz,CH1:110 MHz,頻率控制字長度N=32,相位控制字長度P=14,幅度控制字長度A=10。分別計(jì)算出各自通道的頻率控制字,寫入32位頻率控制字CTW0。由式(1)得到頻率控制字計(jì)算如下:
e.JPG
同理可根據(jù)信號(hào)相位和幅度的輸出要求,根據(jù)式(2)和式(3)計(jì)算得出相位控制字Po和幅度控制字Io,分別寫入相位控制字CPW0的低14位和幅度控制字ACR的低10位,即可實(shí)現(xiàn)2路獨(dú)立單頻信號(hào)的輸出。
2.3.2 調(diào)制模式
AD9958支持2/4/8/16進(jìn)制的ASK,F(xiàn)SK和PSK直接調(diào)制功能和相應(yīng)控制電路,設(shè)置調(diào)制模式寄存器CFR23:22:14>和調(diào)制階數(shù)寄存器FR19:8>。調(diào)制參數(shù)寫入32位控制寄存器CTW0~CTW15,接口P0~P3在調(diào)制模式下輸入數(shù)字調(diào)制的數(shù)據(jù)。
以BPSK調(diào)制模式為例,調(diào)制相位+1.1 rad或-1.1rad,調(diào)制速率800 b/s,設(shè)置參數(shù):
f.JPG
當(dāng)CH0通道產(chǎn)生調(diào)制信號(hào)時(shí),P2控制口作為調(diào)制數(shù)據(jù)輸入控制,二進(jìn)制數(shù)據(jù)“1”對(duì)應(yīng)+1.1 rad相位,數(shù)據(jù)“0”對(duì)應(yīng)-1.1 rad相位,當(dāng)P2口的二進(jìn)制數(shù)據(jù)進(jìn)行變化時(shí),輸出的模擬信號(hào)相應(yīng)的產(chǎn)生相位變化。嚴(yán)格控制P2口的二進(jìn)制數(shù)的速率,讓每一位二進(jìn)制數(shù)據(jù)的保持時(shí)間為1/(800 Hz)。
以4FSK調(diào)制模式為例,調(diào)頻頻率為4個(gè),分別為F0~F3,調(diào)制速率800 b/s,設(shè)置參數(shù):
CFR23:22:14>=100: //頻率調(diào)制
FR19:8>=01; 在4種調(diào)制頻率,是4階調(diào)制
CTW0=F0; //調(diào)頻參數(shù)1
CTW1=F1; //調(diào)頻參數(shù)2
CTW2=F2; //調(diào)頻參數(shù)3
CTW3=F3; //調(diào)頻參數(shù)4
當(dāng)CH0通道產(chǎn)生調(diào)制波形時(shí),P0和P1控制口作為4進(jìn)制調(diào)制數(shù)據(jù)控制口,P1:P0>=00時(shí),輸出信號(hào)頻率為F0;P1:P0>=01時(shí),輸出信號(hào)頻率為F2,P1:P0>=10時(shí),輸出信號(hào)頻率為F3,P1:P0>=11時(shí),輸出信號(hào)頻率為F4,根據(jù)P0和P1的數(shù)據(jù)變化完成4進(jìn)制FSK調(diào)制。嚴(yán)格控制P0和P1口的二進(jìn)制數(shù)的速率,讓每一位二進(jìn)制數(shù)據(jù)的保持時(shí)間為1/(800 Hz)。
2.3.3 線性掃描模式
AD9958對(duì)幅度、頻率和相位都具備線性掃描功能,當(dāng)線性掃頻模式時(shí),其原理圖如圖4所示。

i.JPG


設(shè)置線性掃頻模式CFR23:22:14>=101,其掃頻上升和下降捷變時(shí)間參數(shù)分別為RSRR和FSRR,都是8位寄存器,因此最小捷變頻時(shí)間△t=16.276 ns,最大捷變頻時(shí)間△t=4.167 μs,可根據(jù)需要將控制字寫入RSRR和FSRR。
掃頻頻率步進(jìn)△f=1 kHz,其掃頻上升階段和下降階段頻率控制參數(shù)分別為RDW和FDW,圖4中
j.JPG
用控制接口P2作為CH0通道的線性掃頻控制接口,當(dāng)P2=1時(shí)完成上升線性掃頻階段,P2=0時(shí)完成下降線性掃頻階段。

3 結(jié)語
DDS全數(shù)字結(jié)構(gòu)控制功能使它具備多種數(shù)字調(diào)制能力,如相位調(diào)制、頻率調(diào)制、幅度調(diào)制以及I/Q正交調(diào)制等,合成信號(hào)時(shí)具有超寬的相對(duì)帶寬、超高的捷變速度、超細(xì)的分辨率、連續(xù)的相位特性、可以輸出寬帶的正交信號(hào)等諸多優(yōu)越性能,因此該技術(shù)在現(xiàn)代數(shù)字通信領(lǐng)域中有廣闊的應(yīng)用前景,是眾多應(yīng)用電子系統(tǒng)實(shí)現(xiàn)高性能的關(guān)鍵。該系統(tǒng)具有可重復(fù)編程和動(dòng)態(tài)重構(gòu)的優(yōu)點(diǎn),使其易于修改,靈活可控,可廣泛適用通信工程實(shí)踐中。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉