噪聲：模擬輸入的諸多討論

在考慮噪聲因素以及與ADC模擬輸入和共模電壓節(jié)點有關的其他失真情況時，自帶開關電容輸入采樣網絡的ADC同樣也可作為一個簡單的指標。圖1顯示集成驅動放大器和抗混疊濾波器(AAF)的典型ADC模擬輸入。

集成放大器和AAF的ADC模擬輸入網絡

抗混疊濾波器用來協助進行噪聲和諧波抑制，使其無法混疊到轉換器其他奈奎斯特區(qū)的目標頻段內。 它有助于降低總系統噪聲，并可過濾原本可能會從系統的其余部分耦合至模擬輸入的任何噪聲。 阻尼電容與串聯阻尼電阻配合使用，有助于降低來自ADC開關電容輸入采樣網絡的“回沖”瞬變電流。

這些元器件可提供低阻抗路徑，使這些電流在樣本時鐘邊沿之間逐漸衰減。有兩種不同的方法可以實現阻尼電容。它可以是單個差分電容，也可以分為兩個單端電容。需要根據系統要求進行權衡取舍。若系統成本至關重要，那么單個電容顯然成本更低。如有必要降低系統中的共模噪聲，那么兩個單端電容或許是最佳選擇。

通常，模擬輸入網絡中容易為人所忽略的部分是共模電壓節(jié)點。在圖1示例中，交流耦合電路處顯示驅動放大器與ADC的共模電壓電平不同。這種情況很常見，因為放大器需要更高的電源電壓才能保持適當的增益和線性度。這里，重要是記住該信號的路由應遠離噪聲線路，并提供適當去耦。噪聲會一路到達此節(jié)點，并通過VCM輸出或沿著VCM與模擬輸入網絡的連接進入ADC。 此外，需注意在ADC處進行去耦，且在模擬輸入網絡的連接處也要去耦。

有關模擬輸入網絡的最后一個建議，是要記住應保持模擬輸入網絡的布局對稱。模擬輸入網絡的任何不對稱都會導致ADC的偶數階失真增大。這種失真是另一種形式的噪聲，會降低ADC性能。