SoC時代推動驗證革新 硬件仿真走向新高度

SoC時代的經(jīng)濟正在推動驗證的革新。革新的關(guān)鍵特征是 SoC(片上系統(tǒng))中的 “S”(系統(tǒng))。雖然芯片已經(jīng)變得更加復雜，但是用“復雜”來描述這場驗證革新的關(guān)鍵驅(qū)動因素并不充分和準確。如今，芯片驗證已經(jīng)成為系統(tǒng)級驗證和確認，由此會產(chǎn)生各種影響。

更多、更大型的系統(tǒng)設(shè)計以及嵌入式軟件的重要性不斷提高，這意味著更多的公司需要進行硬件仿真，更多的設(shè)計團隊需要介入到從模塊級一直延續(xù)到系統(tǒng)級的工作。他們需要一個整體的軟件仿真到硬件仿真流程，以便能夠?qū)⑺麄冊谀K級已經(jīng)完成的艱苦工作帶入子系統(tǒng)和系統(tǒng)級并進行重復利用。這樣可以節(jié)省大量時間，并提高驗證的質(zhì)量和工作效率。例如，不必在每次將更多模塊和子系統(tǒng)結(jié)合在一起時都要編寫新的測試平臺。

要實現(xiàn)這一整體流程，在主機工作站和硬件加速器之間建立一個超高速的串行連接(稱為co-model協(xié)同建模通道)來傳輸數(shù)據(jù)包是非常關(guān)鍵的。在協(xié)同建模中，運行在工作站上的為高級軟件仿真驗證所創(chuàng)建的可復用測試平臺，通過transactor事務處理器連接到硬件仿真器，事務處理器和DUT一起都放在硬件加速器上。這些加速的事務處理器會將高級事務轉(zhuǎn)換為信號級激勵來驅(qū)動DUT，從而使硬件加速器能夠以軟件模擬器10，000倍的速度來實現(xiàn)驗證。提高這些速度所需的協(xié)同建模通道性能取決于快速的物理鏈接和高度優(yōu)化的軟件層;迄今為止，這僅適用于Veloce 平臺。

以此令人炫目的速度交換事務的能力使協(xié)同建模接口成為靈活、多層面流程的理想通道，這樣可在軟件仿真和硬件加速中使用相同的采用統(tǒng)一驗證方法學(UVM)的 測試平臺、驗證IP、覆蓋率統(tǒng)計、斷言、采用通用功耗格式 (UPF)的功耗感知技術(shù)以及調(diào)試工具。甚至可以在同一工作站上運行所有這些技術(shù)，并且硬件加速器可以將覆蓋率和斷言數(shù)據(jù)回饋到同一個通用覆蓋數(shù)據(jù)庫 (UCDB) 中。

圖1. 在模擬器和仿真器之間通過協(xié)同效應建立整體軟件仿真到硬件仿真流程。

這樣，可以從根本上轉(zhuǎn)換硬件加速器的使用模型。其中一個重要好處是硬件加速器仍然可以加速軟件仿真，但它所做的遠不止如此。它允許用戶使用軟件和所有外圍設(shè)備(無論是在線仿真 (ICE) 硬件外圍設(shè)備，還是虛擬軟件外圍設(shè)備)執(zhí)行完整的芯片驗證。此外，還允許將在設(shè)計仿真中所做的大量工作(包括測試平臺和驗證IP)轉(zhuǎn)移到硬件加速器中。

要充分利用硬件仿真投資并將其作為真正的企業(yè)驗證資源，硬件仿真必須經(jīng)歷一場從項目綁定工程實驗室儀器到數(shù)據(jù)中心托管全球資源的變革。這場變革首先要消除ICE設(shè)置中混亂不堪的電纜、速度適配器以及物理設(shè)備，并將它們替換為虛擬設(shè)備。例如，可立即對Veloce VirtuaLAB外圍設(shè)備進行重新配置，以便支持多個項目和瞬息萬變的優(yōu)先級，因為常見外圍設(shè)備(如USB、以太網(wǎng)、PCIe和多媒體)的這些虛擬模型托管在標準數(shù)據(jù)中心計算機，而不是專有的硬件目標上。虛擬外圍設(shè)備將硬件加速器帶出實驗室并置入數(shù)據(jù)中心，因此可供多個設(shè)計團隊在多個位置使用。這樣，不僅公司可以使用其仿真器來做更多的事情，整個公司的所有人都可一直使用它。

要讓負責不同項目的多個工程師能夠在此級別訪問公司的仿真環(huán)境，企業(yè)服務器軟件需要有效管理全球仿真資源，將這些資源整合到商業(yè)隊列管理器中，成為一個高容量的實體。企業(yè)服務器要確定運行每項工作的最有效位置，并通過暫停較低優(yōu)先級的工作來立即對高優(yōu)先級工作提供支持。

采用此整體軟件仿真和硬件仿真流程，設(shè)計人員可通過增加最少的工作量來獲取全面的功能驗證，因為所有這些技術(shù)已跨軟件仿真和硬件仿真平臺進行集成。用戶可在很大程度上相信他們能夠以最少的工作量使其SoC進入投片階段。同樣，他們可以用更短的時間實現(xiàn)覆蓋，并有更好的機會如期實現(xiàn)其驗證目標。