51單片機(jī)指令周期，機(jī)器周期，時鐘周期詳解
加入技術(shù)交流群
時鐘周期：單片機(jī)外接的晶振的振蕩周期就是時鐘周期，時鐘周期=振蕩周期。比方說，80C51單片機(jī)外接了一個11.0592M的晶體振蕩器，那我們就說這個單片機(jī)系統(tǒng)的時鐘周期是1/11.0592M，這里要注意11.0592M是頻率，周期是頻率的倒數(shù)。
本文引用地址：http://butianyuan.cn/article/201611/315382.htm機(jī)器周期：單片機(jī)執(zhí)行指令所消耗的最小時間單位。我們都知道51單片機(jī)采用的CISC(復(fù)雜指令指令集)，所以有很多條指令，并且各條指令執(zhí)行的時間也可能不一樣(有一樣的哦)，但是它們執(zhí)行的時間必須是機(jī)器周期的整數(shù)倍，這就是機(jī)器周期的意義所在。8051系列單片機(jī)又在這個基礎(chǔ)上進(jìn)行細(xì)分，將一個機(jī)器周期劃分為6個狀態(tài)周期，也就是S1-S6，每個狀態(tài)周期又由兩個節(jié)拍組成，P1和P2，而P1=P2=時鐘周期。這也就是經(jīng)常說的8051系列單片機(jī)的的時鐘頻率是晶振頻率的12分頻，或者是1/12，就是這個意思?，F(xiàn)在(截至2012)新的單片機(jī)已經(jīng)能做到不分頻了，就是機(jī)器周期=時鐘周期。
指令周期：指令周期執(zhí)行某一條指令所消耗的時間，它等于機(jī)器周期的整數(shù)倍。傳統(tǒng)的80C51單片機(jī)的指令周期大多數(shù)是單周期指令，也就是指令周期=機(jī)器周期，少部分是雙周期指令?，F(xiàn)在(截至2012)新的單片機(jī)已經(jīng)能做到不分頻了，并且盡量單指令周期，就是指令周期=機(jī)器周期=時鐘周期。
MCS-51單片機(jī)的指令時序 時序是用定時單位來描述的，MCS-51的時序單位有四個，它們分別是節(jié)拍、狀態(tài)、機(jī)器周期和指令周期，接下來我們分別加以說明。 |
 |
| 上圖是單周期和雙周期取指及執(zhí)行時序，圖中的ALE脈沖是為了鎖存地址的選通信號，顯然，每出現(xiàn)一次該信號單片機(jī)即進(jìn)行一次讀指令操作。從時序圖中可看出，該信號是時鐘頻率6分頻后得到，在一個機(jī)器周期中，ALE信號兩次有效，第一次在S1P2和S2P1期間，第二次在S4P2和S5P1期間。 |
接下來我們分別對幾個典型的指令時序加以說明。 ·單字節(jié)單周期指令： 單字節(jié)單周期指令只進(jìn)行一次讀指令操作，當(dāng)?shù)诙€ALE信號有效時，PC并不加1，那么讀出的還是原指令，屬于一次無效的讀操作。 ·雙字節(jié)單周期指令： 這類指令兩次的ALE信號都是有效的，只是第一個ALE信號有效時讀的是操作碼，第二個ALE信號有效時讀的是操作數(shù)。 ·單字節(jié)雙周期指令： 兩個機(jī)器周期需進(jìn)行四讀指令操作，但只有一次讀操作是有效的，后三次的讀操作均為無效操作。 單字節(jié)雙周期指令有一種特殊的情況，象MOVX這類指令，執(zhí)行這類指令時，先在ROM中讀取指令，然后對外部數(shù)據(jù)存儲器進(jìn)行讀或?qū)懖僮?，頭一個機(jī)器周期的第一次讀指令的操作碼為有效，而第二次讀指令操作則為無效的。在第二個指令周期時，則訪問外部數(shù)據(jù)存儲器，這時，ALE信號對其操作無影響，即不會再有讀指令操作動作。 上頁的時序圖中，我們只描述了指令的讀取狀態(tài)，而沒有畫出指令執(zhí)行時序，因?yàn)槊織l指令都包含了具體的操作數(shù)，而操作數(shù)類型種類繁多，這里不便列出，有興趣的讀者可參閱有關(guān)書籍。 |
| ·外部程序存儲器(ROM)讀時序 右圖8051外部程序存儲器讀時序圖，從圖中可看出，P0口提供低8位地址，P2口提供高8位地址，S2結(jié)束前，P0口上的低8位地址是有效的，之后出現(xiàn)在P0口上的就不再是低8位的地址信號，而是指令數(shù)據(jù)信號，當(dāng)然地址信號與指令數(shù)據(jù)信號之間有一段緩沖的過度時間，這就要求，在S2其間必須把低8位的地址信號鎖存起來，這時是用ALE選通脈沖去控制鎖存器把低8位地址予以鎖存，而P2口只輸出地址信號，而沒有指令數(shù)據(jù)信號，整個機(jī)器周期地址信號都是有效的，因而無需鎖存這一地址信號。 |  |
| 從外部程序存儲器讀取指令，必須有兩個信號進(jìn)行控制，除了上述的ALE信號，還有一個PSEN（外部ROM讀選通脈沖），上圖顯然可看出，PSEN從S3P1開始有效，直到將地址信號送出和外部程序存儲器的數(shù)據(jù)讀入CPU后方才失效。而又從S4P2開始執(zhí)行第二個讀指令操作。 |
| ·外部數(shù)據(jù)存儲器(RAM)讀時序 右圖8051外部數(shù)據(jù)存儲器讀寫時序圖，從ROM中讀取的需執(zhí)行的指令，而CPU對外部數(shù)據(jù)存儲的訪問是對RAM進(jìn)行數(shù)據(jù)的讀或?qū)懖僮?，屬于指令的?zhí)行周期，值得一提的是，讀或?qū)懯莾蓚€不同的機(jī)器周期，但他們的時序卻是相似的，我們只對RAM的讀時序進(jìn)行分析。 上一個機(jī)器周期是取指階段，是從ROM中讀取指令數(shù)據(jù)，接著的下個周期才開始讀取外部數(shù)據(jù)存儲器RAM中的內(nèi)容。 |  |
| 在S4結(jié)束后，先把需讀取RAM中的地址放到總線上，包括P0口上的低8位地址A0-A7和P2口上的高8位地址A8-A15。當(dāng)RD選通脈沖有效時，將RAM的數(shù)據(jù)通過P0數(shù)據(jù)總線讀進(jìn)CPU。第二個機(jī)器周期的ALE信號仍然出現(xiàn)，進(jìn)行一次外部ROM的讀操作，但是這一次的讀操作屬于無效操作。 對外部RAM進(jìn)行寫操作時，CPU輸出的則是WR（寫選通信號），將數(shù)據(jù)通過P0數(shù)據(jù)總線寫入外部存儲 |
評論