Msp430時(shí)鐘設(shè)計(jì)與寄存器說(shuō)明

4.1基礎(chǔ)時(shí)鐘模塊+介紹

基礎(chǔ)時(shí)鐘模塊+支持低系統(tǒng)消耗和超低功耗。采用三種片內(nèi)時(shí)鐘信號(hào)，用戶可以選擇合適

的性能和低功耗。基礎(chǔ)時(shí)鐘模塊只需接一個(gè)外部電阻、一個(gè)或兩個(gè)外部晶體、或者用振蕩器，

通過(guò)軟件控制。

基礎(chǔ)時(shí)鐘模塊+有4個(gè)時(shí)鐘源：

LFXT1CLK：由低頻時(shí)鐘晶體或外接32768Hz時(shí)鐘源產(chǎn)生的低頻/高頻振蕩器或由標(biāo)準(zhǔn)晶

體、振蕩器，或外部400KHz～16MHz的外部時(shí)鐘源提供。

XT2CLK：可供選擇的高頻振蕩器，由標(biāo)準(zhǔn)晶體、振蕩器，或外部400KHz～16MHz的外

部時(shí)鐘源提供。

DCOCLK：片內(nèi)可數(shù)字控制的振蕩器。

VLOCLK：片內(nèi)超低功耗、12KHz的低頻振蕩器。

基礎(chǔ)時(shí)鐘模塊可提供的三種時(shí)鐘信號(hào)：

ACLK：輔助時(shí)鐘。ACLK由軟件選擇來(lái)自LFXT1CLK和VLOCLK之一的時(shí)鐘信號(hào)。ACLK

經(jīng)1，2，4，8分頻后得到。ACLK可由軟件選作各個(gè)外圍模塊。

MCLK：主時(shí)鐘。MCLK由軟件選擇來(lái)自LFXT1CLK，VLOCLK，XT2CLK（如果片內(nèi)提

供），DCOCLK之一的時(shí)鐘信號(hào)。MCLK由1，2，4，8分頻得到。MCLK用于CPU和系統(tǒng)。

SMCLK：子系統(tǒng)時(shí)鐘。SMCLK由軟件選擇來(lái)自LFXT1CLK，VLOCLK，XT2CLK（片內(nèi)

提供），DCOCLK之一的時(shí)鐘信號(hào)。SMCLK由1，2，4，8分頻得到。SMCLK可由軟件選作

各個(gè)外圍模塊。

基礎(chǔ)時(shí)鐘模塊的方框圖如圖所示。

注：個(gè)別特殊的時(shí)鐘并不是所有的MSP430x2xx系列器件都具有一樣的時(shí)鐘特性。如

MSP430x20xx：LFXT1不支持高頻模式，沒(méi)有XT2，不支持晶體振蕩器。MSP430x21xx：

沒(méi)有內(nèi)部低功耗/低頻振蕩器，沒(méi)有XT2，不支持晶體振蕩器。MSP430x22xx：沒(méi)有XT2。

4.1基礎(chǔ)時(shí)鐘模塊＋寄存器

基礎(chǔ)始終模塊＋的寄存器列于表中。

DCO控制寄存器－DCOCTL

DCOX位DCO頻率選擇。這幾位選擇由RSELX設(shè)置定義的八個(gè)7－5離散頻率中的一個(gè)。

MODX位調(diào)節(jié)器選擇。這幾位決定在32個(gè)DCOCLK周期內(nèi)

4－0 fDCO+1頻率被用的次數(shù)。在持續(xù)的時(shí)鐘周期以內(nèi)（32－MOD）fDCO頻率被采用。

當(dāng)DCOX=7時(shí)不被采用。

基礎(chǔ)時(shí)鐘系統(tǒng)控制寄存器1—BCSCTL1

XT2OFF7位關(guān)閉XT2。該位關(guān)閉XT2振蕩器

0 XT2打開(kāi)

1 XT2不用于SMCLK或MCLK則關(guān)閉

XTS6位LFXT1模式選擇

0低頻率模式

1高頻率模式

DIVAX5－4位ACLK分頻

00 /1

01 /2

10 /4

11 /8

RSELX3－0位范圍選擇。十六種頻率范圍可供選擇。通過(guò)設(shè)置RSELX＝0

來(lái)選擇最低頻率。當(dāng)DCOR＝1時(shí)，RSEL3無(wú)效。

基礎(chǔ)時(shí)鐘系統(tǒng)控制寄存器2—BCSCTL2

注"＋"的不使用于MSP430X20XX或MSP430X21XX系列器件

SELMX7－6位選擇SMCLK。這兩位選擇MCLK的時(shí)鐘源

00 DCOCLK

01 DCOCLK

10當(dāng)XT2振蕩器在片內(nèi)時(shí)采用XT2CLK。當(dāng)XT2振蕩器不在

片內(nèi)時(shí)采用LFXT1CLK或VLOCLK

11 LFXT1CLK或VLOCLK

DIVMX5－4位MCLK分頻

00 /1

01 /2

10 /4

11 /8

SELS3位選擇SMCLK。該位選擇SMCLK的時(shí)鐘源

0 DCOCLK

1當(dāng)XT2振蕩器存在時(shí)選用XT2CLK，當(dāng)XT2振蕩器不存在

時(shí)采用LFXT1CLK或VLOCLK

DIVSX2－1位SMCLK分頻

00 /1

01 /2

10 /4

11 /8

DCOR0位DCO寄存器選擇

0內(nèi)部寄存器

1外部寄存器

基礎(chǔ)時(shí)鐘系統(tǒng)控制寄存器3—BCSCTL3

注"＋"的不使用于MSP430X2XX，MSP430X21XX或MSP430X22XX系列器件。

XT2SX7－6位XT2范圍選擇。這些位選擇XT2的頻率范圍。

00 0.4－1MHz晶體或振蕩器

01 1－3MHz晶體或振蕩器

10 3－16MHz晶體或振蕩器

11 0.4－16MHz外部數(shù)字時(shí)鐘源

LFXT1SX5－4位低頻時(shí)鐘選擇和LFXT1范圍選擇。當(dāng)XTS=0時(shí)在LFXT1和VLO

之間選擇。當(dāng)XTS＝1時(shí)選擇LFXT1的頻率范圍。

當(dāng)XTS=0時(shí)：

00 LFXT1上的32768Hz晶體

01保留

10 VLOCLK(MSP430X21X1器件上保留)

11外部數(shù)字時(shí)鐘信源

XCAPX3－2位振蕩器電容選擇。這些位選擇當(dāng)XTS=0時(shí)用于LFXT1的有效電容。

00 1Pf

01 6 Pf

10 10 Pf

11 12.5 Pf

XT2OF1位XT2振蕩器失效

0不存在失效條件

1存在失效條件

LFXT1OF0位LFXT1振蕩器失效

不存在失效條件

存在失效條件

應(yīng)用源程序的部分代碼：

BCSCTL1= CALBC1_1MHZ;//關(guān)閉振動(dòng)器 內(nèi)部最高 定義內(nèi)部時(shí)鐘頻率 1、8、12、16

DCOCTL|= CALDCO_1MHZ; //定義最高頻率 在31次中兩種頻率

BCSCTL2|=0x30+SELM0;

BCSCTL1&=~XT2OFF;

BCSCTL3|=XCAP1;