關于ARM的GPIO口的四種方式解說

準雙向I/O模式與標準80C51相比，雖然在內部結構上是不同的，但在用法上類同，比如要作為輸入時都必須先寫“1”置成高電平，然后才能去讀引腳的電平狀態(tài)。

推挽輸出的特點是不論輸出高電平還是低電平都能驅動較大的電流，比如輸出高電平時可以直接點亮LED(要串聯(lián)幾百歐限流電阻)，而在準雙向I/O模式下很難辦到。

高阻輸入模式的特點是只能作為輸入使用，但是可以獲得比較高的輸入阻抗，這在模擬比較器和ADC應用中是必需的。

開漏模式與準雙向模式相似，但是沒有內部上拉電阻。開漏模式的優(yōu)點是電氣兼容性好，外部上拉電阻接3V電源，就能和3V邏輯器件接口，如果上拉電阻接5V電源，又可以與5V邏輯器件接口。此外，開漏模式還可以方便地實現(xiàn)“線與”邏輯功能

1． 高阻輸入(Input)

為減少信息傳輸線的數(shù)目，大多數(shù)計算機中的信息傳輸線采用總線形式，即凡要傳輸?shù)耐愋畔⒍荚谕唤M傳輸線，且信息是分時傳送的。在計算機中一般有三組總線，即數(shù)據總線、地址總線和控制總線。為防止信息相互干擾，要求凡掛到總線上的寄存器或存儲器等，它的輸入輸出端不僅能呈現(xiàn)0、1兩個信息狀態(tài)，而且還應能呈現(xiàn)第三個狀態(tài)----高阻抗狀態(tài)，即此時好像它們的輸出被開關斷開，對總線狀態(tài)不起作用，此時總線可由其他器件占用。三態(tài)緩沖器即可實現(xiàn)上述功能，它除具有輸入輸出端之外，還有一控制端。
如圖1.1所示，為GPIO管腳在高阻輸入模式下的等效結構示意圖。這是一個管腳的情況，其它管腳的結構也是同樣的。輸入模式的結構比較簡單，就是一個帶有施密特觸發(fā)輸入（Schmitt-triggered input）的三態(tài)緩沖器（U1），并具有很高的輸入等效阻抗。施密特觸發(fā)輸入的作用是能將緩慢變化的或者是畸變的輸入脈沖信號整形成比較理想的矩形脈沖信號。執(zhí)行GPIO管腳讀操作時，在讀脈沖（Read Pulse）的作用下會把管腳（Pin）的當前電平狀態(tài)讀到內部總線上（Internal Bus）。在不執(zhí)行讀操作時，外部管腳與內部總線之間是隔離的

2． 推挽輸出(Output)

推挽輸出原理：在功率放大器電路中大量采用推挽放大器電路，這種電路中用兩只三極管構成一級放大器電路，兩只三極管分別放大輸入信號的正半周和負半周，即用一只三極管放大信號的正半周，用另一只三極管放大信號的負半周，兩只三極管輸出的半周信號在放大器負載上合并后得到一個完整周期的輸出信號。
推挽放大器電路中，一只三極管工作在導通、放大狀態(tài)時，另一只三極管處于截止狀態(tài)，當輸入信號變化到另一個半周后，原先導通、放大的三極管進入截止，而原先截止的三極管進入導通、放大狀態(tài)，兩只三極管在不斷地交替導通放大和截止變化，所以稱為推挽放大器（armjishu.com）。
如圖1.2所示，為GPIO管腳在推挽輸出模式下的等效結構示意圖。U1是輸出鎖存器，執(zhí)行GPIO管腳寫操作時，在寫脈沖（Write Pulse）的作用下，數(shù)據被鎖存到Q和/Q。T1和T2構成CMOS反相器，T1導通或T2導通時都表現(xiàn)出較低的阻抗，但T1和T2不會同時導通或同時關閉，最后形成的是推挽輸出。在推挽輸出模式下，GPIO還具有回讀功能，實現(xiàn)回讀功能的是一個簡單的三態(tài)門U2。注意：執(zhí)行回讀功能時，讀到的是管腳的輸出鎖存狀態(tài)，而不是外部管腳Pin的狀態(tài)。

3． 開漏輸出(OutputOD)

如圖1.3所示，為GPIO管腳在開漏輸出模式下的等效結構示意圖。開漏輸出和推挽輸出相比結構基本相同，但只有下拉晶體管T1而沒有上拉晶體管。同樣，T1實際上也是多組可編程選擇的晶體管。開漏輸出的實際作用就是一個開關，輸出“1”時斷開、輸出“0”時連接到GND（有一定內阻）?；刈x功能：讀到的仍是輸出鎖存器的狀態(tài)，而不是外部管腳Pin的狀態(tài)。因此開漏輸出模式是不能用來輸入的。
開漏輸出結構沒有內部上拉，因此在實際應用時通常都要外接合適的上拉電阻（通常采用4.7～10kΩ）。開漏輸出能夠方便地實現(xiàn)“線與”邏輯功能，即多個開漏的管腳可以直接并在一起（不需要緩沖隔離）使用，并統(tǒng)一外接一個合適的上拉電阻，就自然形成“邏輯與”關系。開漏輸出的另一種用途是能夠方便地實現(xiàn)不同邏輯電平之間的轉換（如3.3V到5V之間），只需外接一個上拉電阻，而不需要額外的轉換電路。典型的應用例子就是基于開漏電氣連接的I2C總線。

4． 鉗位二極管

GPIO內部具有鉗位保護二極管，如圖1.4所示。其作用是防止從外部管腳Pin輸入的電壓過高或者過低。VDD正常供電是3.3V，如果從Pin輸入的信號（假設任何輸入信號都有一定的內阻）電壓超過VDD加上二極管D1的導通壓降（假定在0.6V左右），則二極管D1導通，會把多于的電流引到 VDD，而真正輸入到內部的信號電壓不會超過3.9V。同理，如果從Pin輸入的信號電壓比GND還低，則由于二極管D2的作用，會把實際輸入內部的信號電壓鉗制在－0.6V左右。

假設VDD＝3.3V，GPIO設置在開漏模式下，外接10kΩ上拉電阻連接到5V電源，在輸出“1”時，我們通過測量發(fā)現(xiàn)：GPIO管腳上的電壓并不會達到5V，而是在4V上下，這正是內部鉗位二極管在起作用。雖然輸出電壓達不到滿幅的5V，但對于實際的數(shù)字邏輯通常3.5V以上就算是高電平了 (armjishu.com)。

如果確實想進一步提高輸出電壓，一種簡單的做法是先在GPIO管腳上串聯(lián)一只二極管（如1N4148），然后再接上拉電阻。參見圖1.5，框內是芯片內部電路。向管腳寫“1”時，T1關閉，在Pin處得到的電壓是3.3＋VD1＋VD3＝4.5V，電壓提升效果明顯；向管腳寫“0”時，T1導通，在 Pin處得到的電壓是VD3＝0.6V，仍屬低電平。