MSP430 5438時鐘系統(tǒng)介紹
加入技術(shù)交流群
DIVM.1 DIVM.0 選擇MCLK分頻
0 1分頻（默認(rèn)）
1 2分頻
2 4 分頻
3 8 分頻
SELS 選擇SMCLK時鐘源
0 時鐘源為DCOCLK（默認(rèn)）
1 時鐘源為LFXT1CLK（對于MSP430F11/12X），時鐘源為XT2CLK（對于MSP430F13/14/15/16X）。
DIVS.1 DIVS.0 選擇SMCLK分頻。
0 1分頻
1 2分頻
2 4分頻
4 8分頻
DCOR 選擇DCO電阻
0 內(nèi)部電阻
1 外部電阻
PUC信號之后，DCOCLK被自動選擇MCLK時鐘信號，根據(jù)需要，MCLK的時鐘源可以另外設(shè)置為LFXT1或者XT2。設(shè)置順序如下：
[1] 復(fù)位OscOff
[2] 清除OFIFG
[3] 延時等待至少50us
[4] 再次檢查OFIFG，如果仍然置位，則重復(fù)[3]、[4]步驟，直到OFIFG=0為止。
例子：
#include
void main (void)
{
unsigned int i;
P2DIR = 0x10; //設(shè)置P2.4輸出
P2SEL = 0x10; //設(shè)置P2.4口為外圍模塊用作MCLK信號輸出
BCSCTL1 &= ~XT2OFF; //使TX2有效,TX2上電時默認(rèn)為關(guān)閉的.
do
{
IFG1 &= ~OFIFG; //清振蕩器失效標(biāo)志
for(i= 0xff; i>0; i--); //延時,待穩(wěn)定.
}
while ((IFG1 & OFIFG)!=0); //若振蕩器失效標(biāo)志有效
BCSCTL2 |= SELM1; //使MCLK = XT2
for(;;);
}
評論