ARM7(lpc2146)學(xué)習(xí)筆記-0607
加入技術(shù)交流群
VPB 分頻器決定處理器時(shí)鐘(cclk)和外設(shè)時(shí)鐘(pclk)之間的關(guān)系。VPB 分頻器有兩個(gè)用途。第一 通過
VPB總線為外設(shè)提供需要的PCLK時(shí)鐘，以便外設(shè)能在選擇的ARM處理器速度下操作。為了實(shí)現(xiàn)該特性，
VPB 總線頻率可以降低為處理器時(shí)鐘頻率的 1/2 或 1/4。由于上電后 VPB 總線必須正常工作（如果它由于
VPB 總線的 VPB 分頻器控制寄存器的原因而不能工作，則 VPB 總線的時(shí)序不能改變），因此，VPB 總線
在復(fù)位后的默認(rèn)狀態(tài)是以 1/4 速率運(yùn)行。VPB 分頻器的第二個(gè)用途是當(dāng)所有外設(shè)都不必在全速率下運(yùn)行時(shí)
降頻以降低功耗。由于VPB分頻器連接到PLL的輸出，PLL（如果正在運(yùn)行）在空閑模式時(shí)保持有效。
VPB 總線頻率可以降低為處理器時(shí)鐘頻率的 1/2 或 1/4。由于上電后 VPB 總線必須正常工作（如果它由于
VPB 總線的 VPB 分頻器控制寄存器的原因而不能工作，則 VPB 總線的時(shí)序不能改變），因此，VPB 總線
在復(fù)位后的默認(rèn)狀態(tài)是以 1/4 速率運(yùn)行。VPB 分頻器的第二個(gè)用途是當(dāng)所有外設(shè)都不必在全速率下運(yùn)行時(shí)
降頻以降低功耗。由于VPB分頻器連接到PLL的輸出，PLL（如果正在運(yùn)行）在空閑模式時(shí)保持有效。
評(píng)論