ARM920T Clockmodes

第一次翻譯文檔，不對的地方老鳥不要笑。

ARM920T有兩個功能時鐘輸入，BCLK和FCLK。內(nèi)部的，ARM920T用GCLK計時。GCLK可以來自BCLK或FCLK，這需要依靠時鐘模式，通過CP15寄存器1的nF位和iA位進行選擇。ARM920T的3個時鐘模式是快速總線模式，同步模式，異步模式。ARM920T是一個靜態(tài)設計，你可以無限的停止兩個時鐘而不丟失狀態(tài)。







快速總線模式

在快速總線模式，GCLK來自于BCLK，F(xiàn)CLK輸入被忽略。這意味著BCLK被用來控制AMBA ASB接口和內(nèi)部的ARM920T處理器核。復位時，ARM920T進入快速總線模式，操作使用BCLK。一般快速總線模式在啟動代碼時執(zhí)行，然后由軟件配置PLL產(chǎn)生高頻的FCLK。在PLL穩(wěn)定后可以切換ARM920T到同步或異步時鐘，使用FCLK進行操作。

同步模式

在這個操作模式GCLK來自于BCLK或FCLK。但是對于BCLK和FCLK要滿足3個條件：

l FCLK必須比BCLK有更高的頻率

l FCLK必須是BCLK頻率的整數(shù)倍數(shù)

l 無論BCLK怎么轉(zhuǎn)換，F(xiàn)CLK的頻率都要高于BCLK

BCLK被用來控制AMBA ASB總線接口，F(xiàn)CLK用來控制內(nèi)部的ARM920T處理器核。從FCLK切換到BCLK與BCLK切換到FCLK的代價是相等的。需要耗費0～1個時鐘周期使核重新同步。從FCLK切換到BCLK的代價是0～1個BCLK。從BCLK切換到FCLK的代價是0～1個FCLK。









異步模式

在這個操作模式GCLK來自于BCLK或FCLK。FCLK和BCLK之間可以完全異步，只有一個要滿足的條件是FCLK的頻率要高于BCLK。BCLK被用來控制AMBA ASB總線接口，F(xiàn)CLK用來控制內(nèi)部的ARM920T處理器核。與同步模式時相同，從FCLK切換到BCLK與BCLK切換到FCLK的代價是相等的。需要耗費0～1個時鐘周期使核重新同步。從FCLK切換到BCLK的代價是0～1個BCLK。從BCLK切換到FCLK的代價是0～1個FCLK。