討論s3c2440的時(shí)鐘與DMA
作者：
時(shí)間：2016-12-02
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
由這個(gè)表可以看出來(lái)時(shí)鐘源的選擇是在引導(dǎo)的時(shí)候由OM[3:2]引腳決定的。
如圖，剛上電一小段時(shí)間后，F(xiàn)CLK=晶振時(shí)鐘，等待4個(gè)時(shí)鐘周期后，PLL鎖存有效，自動(dòng)插入一段PLL Lock Time，即PLL鎖定時(shí)間，此時(shí)，F(xiàn)CLK停止震蕩，CPU停止工作，Lock time的長(zhǎng)短由寄存器LOCKTIME設(shè)定。PLL Lock Time之后，MPLL輸出正常，CPU工作在新的FCLK下。
有兩個(gè)PLL，一個(gè)是MPLL，一個(gè)是UPLL。MPLL分頻得到FCLK（用于CPU），HCLK（用于AHB BUS），PCLK（用于APB BUS）。UPLL產(chǎn)生UCLK給USB提供48M或96M時(shí)鐘。上邊的是s3c2440a的體系結(jié)構(gòu)圖，最上邊的是CPU wrapper，也就是CPU核，中間的AHB BUS相當(dāng)于系統(tǒng)總線(xiàn)，APB相當(dāng)于IO總線(xiàn)。中間的Bridge相當(dāng)于康柏（Compaq）公司提出的南橋。這個(gè)Bridge的作用就是連接高速和低速總線(xiàn)。這種結(jié)構(gòu)類(lèi)似于：
評(píng)論