采用FPGA語(yǔ)音識(shí)別系統(tǒng)電路設(shè)計(jì)

　　近年來，語(yǔ)音識(shí)別研究大部分集中在算法設(shè)計(jì)和改進(jìn)等方面，而隨著半導(dǎo)體技術(shù)的高速發(fā)展，集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高，新的硬件平臺(tái)的推出，語(yǔ)音識(shí)別實(shí)現(xiàn)平臺(tái)有了更多的選擇。語(yǔ)音識(shí)別技術(shù)在與DSP、FPGA、ASIC等器件為平臺(tái)的嵌入式系統(tǒng)結(jié)合后，逐漸向?qū)嵱没⑿⌒突较虬l(fā)展。 本課題通過對(duì)現(xiàn)有各種語(yǔ)音特征參數(shù)與孤立詞語(yǔ)音識(shí)別模型進(jìn)行研究的基礎(chǔ)上，重點(diǎn)探索基于動(dòng)態(tài)時(shí)間規(guī)整算法的DTW模型在孤立詞語(yǔ)音識(shí)別領(lǐng)域的應(yīng)用，并結(jié)合基于FPGA的SOPC系統(tǒng)，在嵌入式平臺(tái)上實(shí)現(xiàn)具有較好精度與速度的孤立詞語(yǔ)音識(shí)別系統(tǒng)。

　　24位音頻編解碼設(shè)計(jì)

　　DE2板提供了高品質(zhì)24位Wolfson WM8731音頻編解碼芯片。芯片支持麥克風(fēng)輸入，線入，線出三個(gè)端口，可調(diào)節(jié)8KHZ～96KHZ的采樣頻率。此芯片開發(fā)板廠商已經(jīng)固定用串行I2C總線協(xié)議傳送數(shù)據(jù)，相應(yīng)的端口已經(jīng)固定在Cyclone II 2C35 FPGA。圖19給出了電路原理圖。

　　系統(tǒng)的硬件連接固定，設(shè)計(jì)只要針對(duì)芯片的工作模式設(shè)置控制字，根據(jù)芯片的時(shí)序圖編寫程序即可。系統(tǒng)的數(shù)據(jù)來源都是從此電路采集進(jìn)來，所以對(duì)采集這部分必須熟悉WM8731的使用，系統(tǒng)采集部分具體的實(shí)現(xiàn)將在第五章詳細(xì)描述。

　　LCD液晶顯示模塊

　　人機(jī)交換的信息大部分都是通過液晶的提示信息完成的。這個(gè)模塊用到了字符顯示模塊CFAH1702B-TMC-JP，該模塊為2行16個(gè)字符顯示，5V電源供電，8位寄存器控制字，包括指令寄存器（IR）和數(shù)據(jù)寄存器（DR）。有8位數(shù)據(jù)總線D0-D7，和RS、R/W、EN三個(gè)控制端口，并且?guī)в凶址麑?duì)比度調(diào)節(jié)和背光，通過字符庫(kù)存儲(chǔ)器查找對(duì)應(yīng)的數(shù)字或英文字符。下圖是DE2板上的LCD原理圖。

　　本系統(tǒng)整體設(shè)計(jì)基于DE2開發(fā)平臺(tái)，采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點(diǎn)是實(shí)現(xiàn)了片上系統(tǒng)，減少了系統(tǒng)的物理體積和總體功耗；同時(shí)系統(tǒng)控制核心都在FPGA內(nèi)部實(shí)現(xiàn)，可以極為方便地更新和升級(jí)系統(tǒng)，大大地提高了系統(tǒng)的通用性和可維護(hù)性。此外，由于本系統(tǒng)需要大量的高速數(shù)據(jù)運(yùn)算，在設(shè)計(jì)中作者充分利用了Cyclone II 芯片的豐富的硬件乘法器，實(shí)現(xiàn)了語(yǔ)音信號(hào)的端點(diǎn)檢測(cè)模塊，F(xiàn)FT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設(shè)計(jì)模塊。為了提高系統(tǒng)的整體性能，作者充分利用了FPGA的高速并行的優(yōu)勢(shì)，以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設(shè)，使系統(tǒng)處理數(shù)字信號(hào)的能力大大提高，其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。