基于FPGA的全光纖電流互感器控制電路設(shè)計

　　電流互感器作為高壓電網(wǎng)檢測主要設(shè)備，不僅為電能的計量提供參數(shù)，而且是為繼電保護提供動作的依據(jù)。隨著國家智能電網(wǎng)和特高壓電網(wǎng)的發(fā)展，傳統(tǒng)電磁式電流互感器逐漸暴露出其致命缺陷，例如高電壓等級時絕緣極為困難、更高電壓下易磁飽和導(dǎo)致測量精度下降等。相比之下，光纖電流互感器具有抗電磁干擾能力強、絕緣可靠、測量精度高、結(jié)構(gòu)簡單和體積小巧等諸多優(yōu)點，是當前研究熱點。作為光纖電流互感器的核心部件，其檢測和控制電路對電流檢測精度和范圍具有非常重要的影響。

　　目前檢測和控制電路實現(xiàn)主要有兩種方案，一種是以數(shù)字信號處理芯片(DSP)為核心，由于DSP的速度越來越快，使得DSP成為很多數(shù)據(jù)處理和信號檢測方案的首選，但在時序控制方面是其瓶頸，由于時序控制精度和速度直接影響光纖電流互感器的檢測精度，所以該方案控制精度提高有限;另一種是以現(xiàn)場可編程門陣列(FPGA)和DSP為核心器件，結(jié)合兩者的優(yōu)點，利用FPGA來完成系統(tǒng)時序控制，DSP實現(xiàn)各種數(shù)字信號處理算法，雖然可以獲得非常高的控制精度，但系統(tǒng)結(jié)構(gòu)相對復(fù)雜，可靠性下降。隨著FPGA技術(shù)的發(fā)展，F(xiàn)PGA不僅被用來進行精密時序控制，而且可以實現(xiàn)復(fù)雜數(shù)字信號處理功能。本文利用FPGA來實現(xiàn)精密時序控制的同時，實現(xiàn)非常復(fù)雜的信號處理算法，并以FPGA為核心器件完成光纖電流互感器信號檢測和控制電路設(shè)計，利用該電路控制光纖電流互感器傳感頭進行電流測試和標定。試驗結(jié)果表明，系統(tǒng)控制精度達到0.2 S級測量準確度的要求。

　　1 全光纖電流互感器信號檢測與控制原理

　　全光纖電流傳感技術(shù)是利用法拉第效應(yīng)來實現(xiàn)電流檢測的，當一束線偏振光通過處于磁場中的物質(zhì)時，該偏振光的振動面會發(fā)生一定的旋轉(zhuǎn)，從而可通過對此旋轉(zhuǎn)角的測量來獲得磁場及產(chǎn)生磁場的電流的信息，其中振動面的旋轉(zhuǎn)角可由式(1)得出：

　　式中：Φ為磁致法拉第偏轉(zhuǎn)角;V為光纖的Verdet常數(shù);H為磁場強度;l為光與磁場之間相互作用的距離。

　　法拉第效應(yīng)的本質(zhì)為磁致圓雙折射，其解釋是：線偏振光可以分解為兩束旋向相反的圓偏振光(左旋和右旋)，外加磁場使得物質(zhì)對這兩柬正交圓偏振光的折射率產(chǎn)生差別，導(dǎo)致它們在物質(zhì)中的傳播速度不再一致，這兩束圓偏振光在傳播一段距離后會產(chǎn)生一定相位差△Φs,使對應(yīng)的線偏振光的偏振面發(fā)生旋轉(zhuǎn)，通過測量該相位差就可以獲得磁場及產(chǎn)生磁場的電流信息，同時已證明該相位差△Φs和法拉第旋轉(zhuǎn)角Φ之間的關(guān)系為△Φs=2Φ。

　　若光路圍繞通電導(dǎo)體閉合，且當磁場H僅由穿過傳感光纖圈的導(dǎo)體中的電流，產(chǎn)生時，可利用式(1)和安培環(huán)路定律得：

　　△Φs=2VNnI (2)

　　式中：△Φs為磁致法拉第相位差;V為光纖的Verdet常數(shù);N為光束環(huán)繞導(dǎo)體的次數(shù);n為傳感光纖圈中導(dǎo)體的根數(shù);I為單根導(dǎo)體上通過的電流。

　　由此可看出，兩束正交圓偏振光受法拉第效應(yīng)后產(chǎn)生的相位差大小與光束環(huán)繞導(dǎo)體的次數(shù)和穿過傳感光纖圈的總電流大小成正比。由于光束繞導(dǎo)體的次數(shù)已知，所以只要測出△Φs,即可計算出待測電流的大小。

　　2 信號檢測與控制電路實現(xiàn)

　　信號檢測與控制電路的總體框圖如圖1所示。光纖傳感頭將攜帶有相位差信息的光信號輸入到光電探測器(相位差與光電探測器輸出信號幅度成正比)，光電探測器輸出的電壓信號首先進行隔直處理，再經(jīng)過放大和濾波后，經(jīng)A/D(模數(shù)轉(zhuǎn)換器)轉(zhuǎn)換為數(shù)字信號，然后送入基于FPGA的數(shù)字信號處理單元。在FPGA內(nèi)進行數(shù)據(jù)解調(diào)、積分和濾波處理，并由階梯波生成算法計算出階梯波臺階高度，之后該階梯波與固定周期調(diào)制方波在時序控制單元控制下疊加，再經(jīng)FPGA控制的D/A(數(shù)模轉(zhuǎn)換器)轉(zhuǎn)換后形成模擬電壓波形，驅(qū)動相位調(diào)制器，至此完成系統(tǒng)的一次閉環(huán)反饋。此外，階梯波臺階高度數(shù)據(jù)經(jīng)數(shù)字濾波后由異步串行收發(fā)器(UART)傳輸?shù)娇刂朴嬎銠C，由于該階梯臺階高度與待測電流大小有關(guān)，上層軟件通過簡單處理就可以得出被測電流大小。整個系統(tǒng)的時序控制由FPGA內(nèi)完成，且要求方波調(diào)制、A/D采集、數(shù)字階梯波反饋、數(shù)據(jù)輸出等的時序控制具有嚴格的同步關(guān)系。

　　圖1 信號檢測與控制電路框圖

　　2.1 前置放大及濾波電路

　　由于光電探測器輸出信號比較弱，而且含有較高頻率的噪聲信息，需要對其進行放大和濾波處理后才能進行后續(xù)的A/D轉(zhuǎn)換量化為數(shù)字信號。因此前置放大及濾波電路對有用信號的放大和對噪聲抑制能力會影響后續(xù)測量精度。前置放大電路采用差分運放AD8130,該芯片具有非常高的共模抑制比，特別適用于微弱信號放大中需要低噪聲、低諧波失真和高共模抑制比的應(yīng)用中。光電探測器輸出的交流有效方波信號頻率為200 kHz左右，為保證該方波信號無失真通過后端濾波電路，濾波電路的高頻截止頻率必須以不損失20倍的方波基頻信號的諧波設(shè)計，同時為避免高頻噪聲進入后端采樣量化模塊，高頻截止帶寬不能太寬，本設(shè)計中采用4 MHz帶寬的π型濾波器實現(xiàn)前端濾波。

　　2.2 數(shù)據(jù)采集電路

　　為保證0.2S級(即千分之二)測量準確度，A/D轉(zhuǎn)換位數(shù)需要達到10位以上。此外，為保證對200 kHz方波信號每個周期高低電平采樣次數(shù)，從而可以通過累加求平均來提高采樣精度，需要在每個周期內(nèi)方波高低電平分別進行20次以上采樣后求平均，這就要求模數(shù)轉(zhuǎn)換器采樣率大于8 MS/s.設(shè)計中保留一定余量采用量化位數(shù)14位、采樣率20 MS/s的模數(shù)轉(zhuǎn)換器 AD9248.該芯片采用多級的帶有輸出錯誤糾正邏輯的差分流水線結(jié)構(gòu)，集成了兩個高性能采樣保持放大器和一個基準電壓源，只需要提供控制時鐘，其轉(zhuǎn)換數(shù)據(jù)在7個時鐘之后自動出現(xiàn)在數(shù)據(jù)端口，用于精密時序控制場合非常方便。

　　2.3 FPGA控制電路

　　FPGA是光纖電流互感器控制電路實現(xiàn)信號檢測與閉環(huán)控制的核心。如圖1所示，其主要功能是負責生成整個控制系統(tǒng)的控制時序;完成A/D采集控制及數(shù)據(jù)讀取、存儲;對采集到的數(shù)字信號按預(yù)定的解調(diào)和積分算法進行處理，將處理后的數(shù)據(jù)在發(fā)送到階梯波生成算法的同時，經(jīng)濾波處理之后傳到UART串口控制模塊，完成與計算機的數(shù)據(jù)通信;此外還要將階梯波生成算法產(chǎn)生的數(shù)據(jù)與方波數(shù)據(jù)疊加后控制D/A轉(zhuǎn)換器輸出相應(yīng)的模擬信號。FPGA控制時序如圖2所示，電路上電復(fù)位后， FPGA程序加載并對外圍A/D、D/A及其他程控電路及接口初始化;FPGA內(nèi)部時序控制模塊產(chǎn)生周期5 μs的調(diào)制方波，該調(diào)制方波通過D/A控制接口輸出到D/A產(chǎn)生同樣周期的模擬方波信號并控制后端光調(diào)制器上產(chǎn)生±π/2的相移，確保前端光纖傳感部分的相位檢測靈敏度最高;模數(shù)轉(zhuǎn)換器前端輸入信號是含有相位差信息的交流信號，該信號的高低電平差值與相位差成正比，通過檢測該信號的高低電平差值就可以間接獲得當前相位差值，從而根據(jù)前面所述理論獲得對應(yīng)電流大小，該信號周期與方波周期一致。

　　FPGA通過時序控制單元控制A/D轉(zhuǎn)換器在每個方波周期內(nèi)對該信號高電平和低電平分別進行多次采樣求平均后相減，獲得該信號的解調(diào)信息即相位信息。由于前端光纖傳感部分的相位差為0時表明實現(xiàn)一次閉環(huán)控制，因此，上述解調(diào)出的相位信息需要經(jīng)過階梯波生成算法將相位差信息轉(zhuǎn)換為階梯波臺階數(shù)據(jù)，再經(jīng)過后端200 kHz固定方波和數(shù)字階梯波疊加生成模塊將該臺階數(shù)據(jù)與方波數(shù)據(jù)累加輸出到D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器輸出模擬信號驅(qū)動控制相位調(diào)制器產(chǎn)生抵消上述檢測到的相位差信息，形成一次閉環(huán)控制。該處設(shè)計時應(yīng)設(shè)計階梯波累加判別程序，當階梯波累加數(shù)據(jù)值超過驅(qū)動相位調(diào)制器產(chǎn)生2π相移時，應(yīng)該減去相位調(diào)制器產(chǎn)生2π相移所對應(yīng)值后再累加。由于該階梯波臺階的高度反映了被測電流引起的相位差值，所以該值與被測電流也成線性關(guān)系，可將該值經(jīng)數(shù)字平滑濾波后由FPGA內(nèi)部設(shè)計的UART通信接口傳輸?shù)缴蠈涌刂平缑嬗糜谟嬎惝斍氨粶y電流的大小。

　　圖2 FPGA閉環(huán)控制時序圖

　　2.4 數(shù)模轉(zhuǎn)換及驅(qū)動電路

該部分功能是把200 kHz固定方波和數(shù)字階梯波疊加生成模塊所輸出的數(shù)字信號轉(zhuǎn)變?yōu)槟M電壓信號，經(jīng)過功率驅(qū)動部分的放大和幅度調(diào)節(jié)控制相位調(diào)制器(在D/A滿量程輸出時，產(chǎn)生的模擬電壓值為相位控制器半波電壓的兩倍)，從而在光纖傳感環(huán)中產(chǎn)生一個附加的反饋相移，抵消掉本次閉環(huán)控制周期內(nèi)檢測到的相位差。D/A選擇主要考慮模擬信號輸出建立時間、增益誤差、輸出線性度以及分辨率幾個指標。D/A輸出信號建立時間不僅對閉環(huán)控制帶寬具有重要影響，而且當其建立時間較長時，會對輸出階梯波臺階的前、后沿影響很大，導(dǎo)致模數(shù)轉(zhuǎn)換器前端輸入信號的尖峰脈沖拉長，而有效采樣時間窗口變短，因此建立時間越短越好。D/A的增益誤差和輸出線性度決定了輸出模擬信號的誤差和線性度，而模擬信號的誤差和線性度施加在相位調(diào)制器上后或直接影響反饋相位的控制誤差，因此需選擇增益誤差和輸出線性度小的模數(shù)轉(zhuǎn)換器。D/A的分辨率直接決定相位控制的