基于0.18μmH柵P-Well SOI MOSFET器件的設(shè)計(jì)及仿真研究

1.引言

近年來(lái)全球范圍內(nèi)出現(xiàn)了新一輪的太空探索熱潮，世界各主要航天大國(guó)相繼出臺(tái)了一系列雄心勃勃的航天發(fā)展規(guī)劃?？臻g技術(shù)的迅猛發(fā)展，使各種電子設(shè)備已經(jīng)廣泛應(yīng)用于人造衛(wèi)星、宇宙飛船等設(shè)備中，在天然空間輻射環(huán)境中往往因經(jīng)受空間輻射而導(dǎo)致性能降低或失靈，甚至最終導(dǎo)致衛(wèi)星或空間飛行器災(zāi)難性后果。因此，必須在輻照惡劣環(huán)境中的電子設(shè)備使用抗輻射的電子元器件。

絕緣體上硅與體硅器件相比較，其獨(dú)特的絕緣層把器件和襯底隔開(kāi)，減輕了襯底對(duì)器件的影響，降低了源漏極電容、消除了閂鎖效應(yīng)、改善了短溝道效應(yīng)以及熱載流子效應(yīng)、提高了抗輻照性能等等，因此，SOI技術(shù)能夠成功地應(yīng)用于抗輻射領(lǐng)域，其被國(guó)際上公認(rèn)為“二十一世紀(jì)的硅集成電路技術(shù)”.SOI與體硅MOS器件結(jié)構(gòu)的比較如圖1所示。

通常根據(jù)在絕緣體上的硅膜厚度將SOI分成薄膜全耗盡FD(Fully Depleted)結(jié)構(gòu)和厚膜部分耗盡PD(Partially Depleted)結(jié)構(gòu)。本論文中設(shè)計(jì)的SOI MOS器件是薄膜全耗盡結(jié)構(gòu)的，這是因?yàn)楸∧OI結(jié)構(gòu)的器件由于硅膜的全部耗盡完全消除“翹曲效應(yīng)”,且這類(lèi)器件具有低電場(chǎng)、高跨導(dǎo)、良好的短溝道特性和接近理想的亞閾值斜率等優(yōu)點(diǎn)。因此薄膜全耗盡FDSOI應(yīng)該是非常有前景的SOI結(jié)構(gòu)。

因此，對(duì)SOI MOS器件進(jìn)行研究具有十分重要的意義。本論文將設(shè)計(jì)一個(gè)0.18μmH柵P-Well SOI MOS器件并對(duì)該器件進(jìn)行電學(xué)特性仿真，通過(guò)仿真獲取閾值電壓和飽和電流這兩個(gè)重要參數(shù)。

2.設(shè)計(jì)0.18μmH柵P-Well SOI MOSFET

整個(gè)設(shè)計(jì)流程為：首先，使用SentaurusStructure Editor工具編輯器件的基本結(jié)構(gòu)和設(shè)定注入粒子的類(lèi)型和劑量;然后，在使用Sentaurus Structure Editor工具中的網(wǎng)格生成工具M(jìn)esh設(shè)置器件的網(wǎng)格參數(shù);最后使用Sentaurus Device工具仿真器件的電學(xué)特性并測(cè)試。在這一部分，我將通過(guò)上述流程來(lái)設(shè)計(jì)一個(gè)0.18μmH柵P-Well SOI MOSFET器件。

對(duì)于器件結(jié)構(gòu)的設(shè)計(jì)，器件結(jié)構(gòu)的X和Y軸范圍分別為[-0.3,0.3]和[-0.3,0.3],Z軸的范圍為下面過(guò)程中設(shè)置的厚度的總和。

首先，畫(huà)一層0.2μm厚度的硅襯底，硅襯底上畫(huà)一層0.15μm厚度的絕緣氧化層，再在絕緣氧化層上畫(huà)一層0.1μm厚的硅層(即頂硅層);然后，在頂硅上放置一層0.005μm厚度的氧化層，氧化層上放置一層寬度為0.18μm,厚度為0.04μm的多晶硅柵層;最后，在柵的周?chē)胖脗?cè)墻并定義接觸點(diǎn)。

經(jīng)過(guò)上述過(guò)程，器件的基本結(jié)構(gòu)已經(jīng)完成。下面，往頂硅中注入劑量為1E+11cm-3的硼粒子來(lái)形成P-Well.在對(duì)源漏極進(jìn)行注入粒子之前，需要先定義粒子注入的窗口，然后，設(shè)置注入粒子類(lèi)型、峰值劑量、峰值位置和擴(kuò)散長(zhǎng)度。源漏極注入粒子參數(shù)如表1所示。

器件的結(jié)構(gòu)和摻雜粒子的一些參數(shù)已經(jīng)設(shè)置好，現(xiàn)在需要做的工作就是設(shè)置網(wǎng)格，這里設(shè)置了三個(gè)部分的網(wǎng)格，全局網(wǎng)格、頂硅層部分的網(wǎng)格和溝道處的網(wǎng)格。設(shè)置溝道處網(wǎng)格是因?yàn)榉抡嫫骷碾妼W(xué)特性時(shí)，粒子的傳輸主要是在溝道處，在溝道處設(shè)置合理的網(wǎng)格不僅會(huì)提高仿真精度，也能優(yōu)化仿真速度。

設(shè)置完網(wǎng)格后，就可以通過(guò)生成網(wǎng)格把器件結(jié)構(gòu)，摻雜信息，網(wǎng)格信息集成到一個(gè)網(wǎng)格文件中，進(jìn)行器件電學(xué)特性仿真時(shí)需要用到這個(gè)文件。

器件的電學(xué)特性仿真，可以理解為半導(dǎo)體器件(比如，晶體管或則二極管)電學(xué)特性的虛擬測(cè)試。器件被看作為有限網(wǎng)格點(diǎn)構(gòu)成的結(jié)構(gòu)，結(jié)構(gòu)中的每個(gè)點(diǎn)都包含著金屬類(lèi)型、摻雜粒子類(lèi)型和濃度等屬性。對(duì)于每個(gè)點(diǎn)，載流子濃度、電流密度、電場(chǎng)強(qiáng)度、電子空穴對(duì)的生成和復(fù)合速率等都要進(jìn)行計(jì)算。

3.結(jié)果和分析

0.18μmH柵P-Well SOI MOSFET器件的結(jié)構(gòu)和器件特性仿真如圖2到圖7所示。使用INSPECT工具顯示器件電學(xué)特性曲線(xiàn)，TECPLOT_SV工具顯示器件結(jié)構(gòu)。這兩個(gè)工具都在Sentaurus TCAD軟件中。

圖2和圖3所示分別顯示了生成網(wǎng)格之前的器件結(jié)構(gòu)和生成網(wǎng)格之后的最終器件結(jié)構(gòu)。圖中顯示的有花紋的界面代表的是源極、漏極、柵極、襯底的接觸點(diǎn)，這些接觸點(diǎn)是為了器件特性仿真設(shè)置電壓參數(shù)的。圖中凹的地方是源極和漏極，凸的地方是H形柵極;按從上到下的順序看，下面3層結(jié)構(gòu)分別為頂硅、絕緣氧化層、襯底。