基于PCI接口的SpaceWire總線通訊模塊設(shè)計

SpaceWire概述

SpaceWire是為更好地滿足星載設(shè)備間高速數(shù)據(jù)傳輸需求而提出的一種高速的(2~400Mbit/s，目前實現(xiàn)的宇航級節(jié)點設(shè)備之間的速度為200Mbit/s)、點對點、全雙工的串行總線網(wǎng)絡(luò)，在2003年1月正式成為歐空局標(biāo)準。它致力于航天器有效載荷系統(tǒng)數(shù)據(jù)和控制信息的處理以滿足未來高性能高速數(shù)據(jù)傳輸為目標(biāo)，提供了一種統(tǒng)一的用來連接傳感器、數(shù)據(jù)處理單元、大容量存儲器、遙測子系統(tǒng)以及電地支持設(shè)備EGSE(electronic ground support equipment)的基礎(chǔ)架構(gòu)。

SpaceWire標(biāo)準具體包括了鏈路、節(jié)點和路由三方面的內(nèi)容。所謂SpaceWire節(jié)點，是指傳輸包的流出設(shè)備或者流向設(shè)備，可以是處理器、存儲單元、傳感器、電地支持設(shè)備(EGSE)或連接在SpaceWire總線網(wǎng)絡(luò)上的其它單元。

SpaceWire節(jié)點通訊板卡硬件設(shè)計

EMBC1000-PCISPW是歐比特公司自主研制的完全遵循并實現(xiàn)ECSS-E-ST-50-12C協(xié)議規(guī)范的航天設(shè)備間的高速SpaceWire數(shù)據(jù)總線的節(jié)點終端通訊板卡(本板卡實現(xiàn)了200Mbit/s的速率)。此SpaceWire總線節(jié)點通訊板卡可以嵌入在航天子系統(tǒng)中，將航天子系統(tǒng)與其它SpaceWire網(wǎng)絡(luò)之間連接，保證航天子系統(tǒng)之間高速、實時、確定、可靠地進行數(shù)據(jù)交換。其硬件設(shè)計分為FPGA控制模塊、PCI接口模塊、MDM9S接口模塊和SRAM緩存模塊。

1.節(jié)點通訊卡總體結(jié)構(gòu)

本文設(shè)計的SpaceWire總線節(jié)點系統(tǒng)硬件架構(gòu)如圖1所示。各模塊的功能如下：

FPGA控制模塊：實現(xiàn)4路SpaceWire總線通信協(xié)議接口功能，硬件實現(xiàn)LVDS信號傳輸，實現(xiàn)數(shù)據(jù)通訊過程中產(chǎn)生的大量數(shù)據(jù)實現(xiàn)緩存并與PCI9056通信接口等功能；

SRAM緩存器：存儲SPW總線收發(fā)機制中產(chǎn)生的大容量高速數(shù)據(jù)的緩存功能；

MDM9S接口模塊：MDM9S接口實現(xiàn)FPGA的LVDS信號與外部SPW設(shè)備之間的接口功能；

PCI接口模塊：實現(xiàn)PCI總線的接口協(xié)議功能，實現(xiàn)FPGA與上位機軟件間進行數(shù)據(jù)的通信。

2.FPGA控制器

FPGA控制器實現(xiàn)4路SpaceWire總線協(xié)議節(jié)點控制的全部功能，包括狀態(tài)機控制模塊、發(fā)送模塊、接收模塊、發(fā)生緩存模塊(TXFIFO)、接收緩存模塊(RXFIFO)以及與PCI9056通信接口模塊(PCICTRL)等功能，如圖2所示。

本設(shè)計中FPGA采用Altera公司的EP3C55F484I7N芯片，時鐘頻率采用80MHz，同時為了實現(xiàn)SpaceWire總線傳輸速率，F(xiàn)PGA內(nèi)部采用了PLL對時鐘進行了分頻，以滿足設(shè)計要求。

狀態(tài)機控制器負責(zé)對SPW終端節(jié)點的功能控制寄存器、節(jié)點狀態(tài)寄存器、鏈路地址、時鐘分頻寄存器、直接存儲訪問(DMA)通道控制寄存器等進行參數(shù)配置，通過PCI9056地址映射到了上位機的某一段地址空間，因此上位機軟件就可以直接通過對其相關(guān)寄存器配置即可完成對SpaceWire節(jié)點模塊的控制。下面分發(fā)送和接收兩個方面簡單介紹單個SpaceWire總線節(jié)點的工作過程：

接收模塊將從MDM9S接口接收到的采用DS(Data-Strobe)方式傳輸?shù)腖VDS信號進行數(shù)據(jù)恢復(fù)，并將其傳入到接收緩存中，再傳輸至FPGA內(nèi)部的雙口RAM中，上位機通過PCI9056橋接芯片的地址映射可以直接讀取該雙口RAM的數(shù)據(jù)來進行分析處理。發(fā)送過程與接收過程類似并相反。

3.PCI9056橋接芯片

在SpaceWire總線節(jié)點終端系統(tǒng)與航電計算機系統(tǒng)之間實現(xiàn)PCI通訊有兩個方式，其一就是采用CPLD或者FPGA專門作為一個獨立的模塊實現(xiàn)PCI協(xié)議，另外一種方式就是采用專用PCI協(xié)議芯片。本終端系統(tǒng)設(shè)計中從性能穩(wěn)定性和結(jié)構(gòu)簡易性方面出發(fā)，選擇用PLX公司生產(chǎn)的PCI9056芯片，該芯片可以設(shè)置成多種傳輸模式，完成SpaceWire總線節(jié)點與航電設(shè)備之間的通信橋接功能。

在PCI9056與本地FPGA之間的通信分為直接主模式、直接從模式和DMA模式。由于PCI通信要求達到SpaceWire總線網(wǎng)絡(luò)的2Mbit/s至400Mbit/s通訊速率(本板卡實現(xiàn)了200Mbit/s)，這里采用的芯片時鐘頻率為66MHz，傳輸模式為直接從模式，PCI9056為主芯片，F(xiàn)PGA為從芯片。

為了與PCI9056進行高效的數(shù)據(jù)通信，F(xiàn)PGA內(nèi)部劃出了一部分內(nèi)存以配置成雙口RAM的形式完成PCI9056對SpaceWire數(shù)據(jù)的收發(fā)以及相應(yīng)控制寄存器的控制傳輸。

參考文獻：

[1] EMBC1000-PCISPW型SpaceWire節(jié)點通訊板卡使用說明書，歐比特控制工程股份有限公司，2013。

[2] 康詠岐， 面向航天應(yīng)用的SpaceWire節(jié)點單元的IP 核設(shè)計與實現(xiàn)[J]，微電子學(xué)與計算機，2005，22(9)，120-123。

[3] 陳健飛，曹松，SpaceWire總線接口終端的設(shè)計與實現(xiàn)[J]，微計算機信息，2010，26(82)，123-124。

[4] 陳大羽等，空間高速總線SpaceWire節(jié)點的設(shè)計與實現(xiàn)[J]，航天返回與遙感，2010，31(4)，58-64