教你怎么消除影響JESD204B鏈路傳輸?shù)囊蛩?/h1>
![教你怎么消除影響JESD204B鏈路傳輸?shù)囊蛩?src="http://editerupload.eepw.com.cn/fetch/20161101/331897_2_0.jpg"]()
圖1. 兩個互連設(shè)備的幀封裝器與去幀器之間JESD204B確定延遲的概念示例 延遲函數(shù)包括三個項：發(fā)送器、接收器和它們之間的接口傳播時間
JESD204B如何使用結(jié)束位？結(jié)束位存在的意義是什么？
JESD204B鏈路允許分配多于實際需要的信息空間，用來發(fā)送轉(zhuǎn)換器數(shù)據(jù)和控制位。如果某個特定轉(zhuǎn)換器或配置的數(shù)據(jù)未填滿整個空間，則以定義中的結(jié)束位填充。例如，N‘= 16的空間大于打包后的13位實際數(shù)據(jù)（N = 13 + CS = 0）。這種情況下，將使用3個結(jié)束位填充未使用的數(shù)據(jù)空間（圖2）。
![教你怎么消除影響JESD204B鏈路傳輸?shù)囊蛩?src="http://editerupload.eepw.com.cn/fetch/20161101/331897_2_1.jpg"]()
圖2. 若轉(zhuǎn)換器僅使用13位采樣數(shù)據(jù)，則3個結(jié)束位可用于補充N’= 16的第二個8位字
結(jié)束位是無信息內(nèi)容的偽數(shù)據(jù)位，僅用于完全填充未使用的空間。如果以重復(fù)靜態(tài)值填充結(jié)束位，它們可能會產(chǎn)生干擾雜散噪聲；但也可用來代表偽隨機(jī)序列。發(fā)送器和接收器都必須根據(jù)鏈路配置了解這些位不含信息，從而接收器可方便地將它們從相關(guān)數(shù)據(jù)流中去除。
我的鏈路模式?jīng)]有任何問題，但在正常工作模式下發(fā)送器不發(fā)送數(shù)據(jù)。在歷代轉(zhuǎn)換器中，低壓差分信號（LVDS）和并行接口允許對DAC或ADC的最低有效位（LSB）或最高有效位（MSB）進(jìn)行簡單探測/調(diào)試，檢查函數(shù)轉(zhuǎn)換器是否正在工作。使用JESD204B接口時如何探測MSB或LSB？
這是JESD204B接口的少數(shù)幾個弊端之一。對LSB或MSB I/O進(jìn)行電探測以便查看轉(zhuǎn)換器兩個方向的鏈路上是否存在正確的活動并不容易。這是因為，采樣數(shù)據(jù)以通道為單位進(jìn)行串行化，因此無法輕易電探測特定的加權(quán)數(shù)據(jù)位。然而，如果您希望快速了解轉(zhuǎn)換器是否正在發(fā)送或接收任何有效數(shù)據(jù)（如果確實存在這些數(shù)據(jù)的話），那么依然可以采用某些方法實現(xiàn)。
某些示波器供應(yīng)商提供實時數(shù)據(jù)處理以便串行解碼8b/10b數(shù)據(jù)，并在示波器屏幕上顯示未編碼數(shù)據(jù)流。采用這種方法可以探測未加擾數(shù)據(jù)，從而確定鏈路上正在進(jìn)行何種活動。
FPGA供應(yīng)商提供內(nèi)部探測軟件工具，通過一個USB加密狗將其與計算機(jī)相連，為系統(tǒng)設(shè)計人員提供一種觀察FPGA內(nèi)發(fā)送和接收I/O數(shù)據(jù)的方法。另外，某些ASIC和轉(zhuǎn)換器提供內(nèi)部串行回送自測模式，可用于辨認(rèn)鏈路上的數(shù)據(jù)問題。
假設(shè)其他鏈路參數(shù)已知，如何計算轉(zhuǎn)換器的通道速率？
如果已知轉(zhuǎn)換器、ASIC或FPGA的其他關(guān)鍵參數(shù)，則使用JESD204B的系統(tǒng)設(shè)計人員能方便地計算出鏈路的通道數(shù)或通道速率。所有基本鏈路參數(shù)都有如下所示的數(shù)學(xué)關(guān)系，可以據(jù)此計算未知變量。根據(jù)計算結(jié)果，系統(tǒng)設(shè)計人員能夠在轉(zhuǎn)換器或FPGA限定的架構(gòu)內(nèi)選擇其他參數(shù)，改變鏈路操作。
通道速率 = （M × N‘× ［10/8］ × Fs） / L
其中，M表示鏈路上轉(zhuǎn)換器的數(shù)量，N’表示單個樣本內(nèi)信息位的數(shù)量（包括樣本分辨率、控制和結(jié)束位），F(xiàn)s表示是器件或采樣時鐘，L表示通道數(shù)，通道速率表示單個通道的位速率，10/8表示8b/10b編碼的鏈路開銷。
例如，考慮雙通道ADC的情況：N‘= 16，F(xiàn)s = 235 MHz使用兩個通道。什么是通道速率？
通道速率 = ［2 × 16 × 1.25 × 235 MHz］ / 2
通道速率 = 4700 Mbps或4.7 Gbps
什么是應(yīng)用層，它能做什么？
應(yīng)用層是JESD204B提供的一種方法，允許樣本數(shù)據(jù)映射到普通規(guī)格之外。這對于某些需要傳送數(shù)據(jù)樣本尺寸不同于鏈路N‘的轉(zhuǎn)換器模式而言非常有用。
使用應(yīng)用層，可將鏈路上原本通道數(shù)較低或通道速率較小的低效率配置變得更為高效。發(fā)送器和接收器都需要進(jìn)行配置才能了解特定的應(yīng)用層，因為特定的轉(zhuǎn)換器模式會定制或有針對性地對應(yīng)用層進(jìn)行設(shè)計。圖3顯示了一個示例，其中5個樣本被分配到通常僅能為4個樣本所占據(jù)的空間。
使用上一個問題中的等式進(jìn)行應(yīng)用層計算時，需使用有效N’而非實際N’。例如，下文所示的應(yīng)用層示例中，雖然實際的JESD024B樣本N‘參數(shù)為16，但可算出ADC樣本的有效N‘，因為該例中以64位發(fā)送5個樣本。因此，Neff = 64/5 = 12.8.由于其他變量保持不變，通道速率將下降20%：
Neff/N’ = 12.8 / 16 = 0.8。
![教你怎么消除影響JESD204B鏈路傳輸?shù)囊蛩?src="http://editerupload.eepw.com.cn/fetch/20161101/331897_2_2.jpg"]()
圖3. ADC應(yīng)用層可將5個12位ADC樣本重新映射到4個JESD204B N‘= 16樣本所用空間中 4位額外輔助信息可提供其他用途
前景如何？
隨著JESD204B在數(shù)據(jù)轉(zhuǎn)換器市場上的不斷普及，F(xiàn)PGA平臺對知識產(chǎn)權(quán)（IP）的保護(hù)能力將推動這種趨勢。雖然這項技術(shù)更為復(fù)雜，但由于更多的工程師開始使用JESD204B來設(shè)計新系統(tǒng)，未來有關(guān)這一話題的討論還將繼續(xù)。
加入技術(shù)交流群
圖1. 兩個互連設(shè)備的幀封裝器與去幀器之間JESD204B確定延遲的概念示例 延遲函數(shù)包括三個項：發(fā)送器、接收器和它們之間的接口傳播時間
JESD204B如何使用結(jié)束位？結(jié)束位存在的意義是什么？
JESD204B鏈路允許分配多于實際需要的信息空間，用來發(fā)送轉(zhuǎn)換器數(shù)據(jù)和控制位。如果某個特定轉(zhuǎn)換器或配置的數(shù)據(jù)未填滿整個空間，則以定義中的結(jié)束位填充。例如，N‘= 16的空間大于打包后的13位實際數(shù)據(jù)（N = 13 + CS = 0）。這種情況下，將使用3個結(jié)束位填充未使用的數(shù)據(jù)空間（圖2）。
圖2. 若轉(zhuǎn)換器僅使用13位采樣數(shù)據(jù)，則3個結(jié)束位可用于補充N’= 16的第二個8位字
結(jié)束位是無信息內(nèi)容的偽數(shù)據(jù)位，僅用于完全填充未使用的空間。如果以重復(fù)靜態(tài)值填充結(jié)束位，它們可能會產(chǎn)生干擾雜散噪聲；但也可用來代表偽隨機(jī)序列。發(fā)送器和接收器都必須根據(jù)鏈路配置了解這些位不含信息，從而接收器可方便地將它們從相關(guān)數(shù)據(jù)流中去除。
我的鏈路模式?jīng)]有任何問題，但在正常工作模式下發(fā)送器不發(fā)送數(shù)據(jù)。在歷代轉(zhuǎn)換器中，低壓差分信號（LVDS）和并行接口允許對DAC或ADC的最低有效位（LSB）或最高有效位（MSB）進(jìn)行簡單探測/調(diào)試，檢查函數(shù)轉(zhuǎn)換器是否正在工作。使用JESD204B接口時如何探測MSB或LSB？
這是JESD204B接口的少數(shù)幾個弊端之一。對LSB或MSB I/O進(jìn)行電探測以便查看轉(zhuǎn)換器兩個方向的鏈路上是否存在正確的活動并不容易。這是因為，采樣數(shù)據(jù)以通道為單位進(jìn)行串行化，因此無法輕易電探測特定的加權(quán)數(shù)據(jù)位。然而，如果您希望快速了解轉(zhuǎn)換器是否正在發(fā)送或接收任何有效數(shù)據(jù)（如果確實存在這些數(shù)據(jù)的話），那么依然可以采用某些方法實現(xiàn)。
某些示波器供應(yīng)商提供實時數(shù)據(jù)處理以便串行解碼8b/10b數(shù)據(jù)，并在示波器屏幕上顯示未編碼數(shù)據(jù)流。采用這種方法可以探測未加擾數(shù)據(jù)，從而確定鏈路上正在進(jìn)行何種活動。
FPGA供應(yīng)商提供內(nèi)部探測軟件工具，通過一個USB加密狗將其與計算機(jī)相連，為系統(tǒng)設(shè)計人員提供一種觀察FPGA內(nèi)發(fā)送和接收I/O數(shù)據(jù)的方法。另外，某些ASIC和轉(zhuǎn)換器提供內(nèi)部串行回送自測模式，可用于辨認(rèn)鏈路上的數(shù)據(jù)問題。
假設(shè)其他鏈路參數(shù)已知，如何計算轉(zhuǎn)換器的通道速率？
如果已知轉(zhuǎn)換器、ASIC或FPGA的其他關(guān)鍵參數(shù)，則使用JESD204B的系統(tǒng)設(shè)計人員能方便地計算出鏈路的通道數(shù)或通道速率。所有基本鏈路參數(shù)都有如下所示的數(shù)學(xué)關(guān)系，可以據(jù)此計算未知變量。根據(jù)計算結(jié)果，系統(tǒng)設(shè)計人員能夠在轉(zhuǎn)換器或FPGA限定的架構(gòu)內(nèi)選擇其他參數(shù)，改變鏈路操作。
通道速率 = （M × N‘× ［10/8］ × Fs） / L
其中，M表示鏈路上轉(zhuǎn)換器的數(shù)量，N’表示單個樣本內(nèi)信息位的數(shù)量（包括樣本分辨率、控制和結(jié)束位），F(xiàn)s表示是器件或采樣時鐘，L表示通道數(shù)，通道速率表示單個通道的位速率，10/8表示8b/10b編碼的鏈路開銷。
例如，考慮雙通道ADC的情況：N‘= 16，F(xiàn)s = 235 MHz使用兩個通道。什么是通道速率？
通道速率 = ［2 × 16 × 1.25 × 235 MHz］ / 2
通道速率 = 4700 Mbps或4.7 Gbps
什么是應(yīng)用層，它能做什么？
應(yīng)用層是JESD204B提供的一種方法，允許樣本數(shù)據(jù)映射到普通規(guī)格之外。這對于某些需要傳送數(shù)據(jù)樣本尺寸不同于鏈路N‘的轉(zhuǎn)換器模式而言非常有用。
使用應(yīng)用層，可將鏈路上原本通道數(shù)較低或通道速率較小的低效率配置變得更為高效。發(fā)送器和接收器都需要進(jìn)行配置才能了解特定的應(yīng)用層，因為特定的轉(zhuǎn)換器模式會定制或有針對性地對應(yīng)用層進(jìn)行設(shè)計。圖3顯示了一個示例，其中5個樣本被分配到通常僅能為4個樣本所占據(jù)的空間。
使用上一個問題中的等式進(jìn)行應(yīng)用層計算時，需使用有效N’而非實際N’。例如，下文所示的應(yīng)用層示例中，雖然實際的JESD024B樣本N‘參數(shù)為16，但可算出ADC樣本的有效N‘，因為該例中以64位發(fā)送5個樣本。因此，Neff = 64/5 = 12.8.由于其他變量保持不變，通道速率將下降20%：
Neff/N’ = 12.8 / 16 = 0.8。
圖3. ADC應(yīng)用層可將5個12位ADC樣本重新映射到4個JESD204B N‘= 16樣本所用空間中 4位額外輔助信息可提供其他用途
前景如何？
隨著JESD204B在數(shù)據(jù)轉(zhuǎn)換器市場上的不斷普及，F(xiàn)PGA平臺對知識產(chǎn)權(quán)（IP）的保護(hù)能力將推動這種趨勢。雖然這項技術(shù)更為復(fù)雜，但由于更多的工程師開始使用JESD204B來設(shè)計新系統(tǒng)，未來有關(guān)這一話題的討論還將繼續(xù)。
評論