《Cortex-M0權(quán)威指南》之體系結(jié)構(gòu)---存儲(chǔ)器系統(tǒng)
作者：
時(shí)間：2016-12-23
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
Cortex-M0處理器為32位處理器，所以具有最大4G的尋址空間。在體系結(jié)構(gòu)上，存儲(chǔ)器空間被劃分位一系列的區(qū)域，每個(gè)區(qū)域都有推薦的用途，以提高不同設(shè)備間的可移植性。
本文引用地址：http://www.butianyuan.cn/article/201612/341993.htmM0處理器內(nèi)置了各種不見(jiàn)，例如NVIC和一些調(diào)試部件，它們都被映射到系統(tǒng)空間的固定地址上。因此所有基于M0的設(shè)備在中斷控制和調(diào)試方面，都由相同的編程模式。這種處理有利于軟件移植，也方便調(diào)試工具提供商位M0的微控制器和片上系統(tǒng)SOC提供開(kāi)發(fā)調(diào)試方案。
Cortex-M0支持大端和小端操作，使用相應(yīng)的配置即可選擇，但已經(jīng)成型的設(shè)計(jì)不能在兩者切換。
Cortex-M0存儲(chǔ)器系統(tǒng)和外設(shè)由微控制器提供商和片上系統(tǒng)SOC設(shè)計(jì)者提供，因此基于Cortex-M0的產(chǎn)品的存儲(chǔ)器就存在各種大小和類(lèi)型。
評(píng)論