內(nèi)建式抖動測量技術(shù)（中）
加入技術(shù)交流群
以邊緣檢測達(dá)到脈波吞噬效果
《圖十三 (a)所提出之抖動放大電路；(b)邊緣檢測電路操作示意圖》
因此本文將采用邊緣檢測（edge detection）之技術(shù)來達(dá)到脈波吞噬的效果，如圖十三(a)所示。其主要包含兩大方塊：邊緣檢測器與脈波吞噬電路。首先，當(dāng)待測訊號啟動后，為了維持放大倍率，需先進(jìn)行pulse remove的動作。以圖十三(b)為例，SUT為待測訊號，EN為脈波吞噬電路所產(chǎn)生，E為經(jīng)過處理后的待測訊號。其中脈波吞噬電路是由MUX所實現(xiàn)，其可藉由控制s腳位來選擇EN訊號為SUT之/2、/4、/8、/16的結(jié)果。
此外EN接至邊緣檢測器的data input端，而SUT則接至clock input端。當(dāng)EN為高電位時，SUT 正緣產(chǎn)生后會取樣到Hi，因此訊號E馬上pull Hi。若此時我們選擇remove為/8時，如圖十二Case3所示，EN訊號會維持4*TSUT的時間后轉(zhuǎn)為低電位，因此當(dāng)SUT下一個正緣產(chǎn)生后，其會取樣到Low，促使訊號E pull down。
由圖中可以看出，訊號SUT經(jīng)轉(zhuǎn)換后成功remove掉3.5（=4-0.5）個cycles，且SUT訊號只經(jīng)過一顆ED。如此一來將可拉長stable region，維持放大倍率，并也不會因為讓待測訊號路徑太長而改變原先之抖動量。因此利用上述所提出抖動放大技術(shù)搭配脈波吞噬觀念之單擷取量測法，將可在任何頻段下線性放大待測時脈抖動，以利后段時間-數(shù)位轉(zhuǎn)換電路之抖動量解析，并解決其因制程限制所造成準(zhǔn)確度不足的問題。
時間-數(shù)位轉(zhuǎn)換電路（Time-to-Digital Converter；TDC）
《圖十四 所提出之時間-數(shù)位轉(zhuǎn)換電路》
在本文中我們提出新的時間-數(shù)位轉(zhuǎn)換電路，這是因為傳統(tǒng)時間-數(shù)位轉(zhuǎn)換電路基本上皆是使用多級緩沖器或是延遲單元來產(chǎn)生多相位訊號，然后藉由取樣來得到數(shù)位碼。然而以目前0.13-um的制程來說，其所能產(chǎn)生的最小緩沖延遲約為25-ps左右；亦即以整個系統(tǒng)來看，其能測試的最高解析度也等于25-ps，此規(guī)格在現(xiàn)今高速應(yīng)用中已無法滿足測試需求。
有鑒于此，我們將利用多工式振蕩器搭配相位內(nèi)插法，來實現(xiàn)一較高解析度之時間-數(shù)位轉(zhuǎn)換電路。如圖十四所示。其主要包含了一組多工式振蕩器（Muxed oscillator）、相位內(nèi)插電路（Phase Interpolator；PI）以及取樣編碼電路，當(dāng)中多工式振蕩器是用來產(chǎn)生多相位之參考訊號。相較傳統(tǒng)使用open loop delay chain，close loop因有回授機(jī)制，所以會具有較準(zhǔn)確的單位延遲時間，且較不易受到制程漂移之影響。另外因為是使用振蕩原理來產(chǎn)生相位，所以可藉由測試振蕩頻推算出單位延遲時間，接著若再搭配使用內(nèi)插電路技術(shù)，將可大幅提升測試解析度。
《圖十五 多工式振蕩器之電路架構(gòu)圖》
多工式振蕩器是時間-數(shù)位轉(zhuǎn)換電路中最為重要的電路，因為其必需依待測訊號的上升緣，來振蕩出用來被取樣之多相位高速訊號。如圖十五所示，由兩個多工器、四級延遲單元以及重置電路所組成。其稱為多工式振蕩器是因為此電路具有兩種操作模式，分別為振蕩模式（oscillating mode）與閂鎖模式（latching mode），模式之切換則由重置電路來決定。
相關(guān)操作原理如下。當(dāng)待測訊號正緣產(chǎn)生時，重置電路會輸出EN為低電路，此時多工器選擇到0。以圖十五所示，此時回路可視為一差動振蕩器，持續(xù)穩(wěn)定提供多相位之高速參考訊號。然而通常于各系統(tǒng)中抖動量皆不會超越半個周期，也就是（1/2）xUI，所以其實每個周期內(nèi)的抖動測試皆會于半個周期內(nèi)結(jié)束，因此只需于待測電路的半個周期里產(chǎn)生出待取樣訊號。換句話說就是只需讓多工式振蕩器工作半個周期后即可關(guān)閉。
因此當(dāng)待測訊號負(fù)邊緣一產(chǎn)生，重置電路會強(qiáng)制EN為高電位，此時多工器將由1的路徑輸出，也就是切換至閂鎖模式。由圖中可看出，此時整體振蕩回路已被切斷，輸入即為待測訊號，各延遲單元的輸出不是待測訊號的延遲、就是待測訊號的反向延遲，直至正邊緣又產(chǎn)生后，才會恢復(fù)振蕩模式以利抖動之測試。
傳統(tǒng)時間-數(shù)位轉(zhuǎn)換電路設(shè)計上，通常會受到制程所能產(chǎn)生的最小閘延遲所限定。為了克服此問題，我們采用了常見的相位內(nèi)插電路，來產(chǎn)生小于一個延遲單元可提供的延遲時間。相位內(nèi)插電路的直覺想法是希望能夠在兩個相鄰相位的信號之間產(chǎn)生一個新的信號，而其相位會介于這兩相鄰相位信號間，進(jìn)而達(dá)到提供更高相位解析度的信號 [10]。
小結(jié)
以上我們介紹內(nèi)建抖動測試想法與架構(gòu)，主要是想藉由放大輸入抖動量來解決傳統(tǒng)測試法無法測試低抖動量的問題，并搭配上多工式振蕩之時間-數(shù)位轉(zhuǎn)換電路，來提升整體系統(tǒng)解析度。此外也依電路操作特性提出一脈波吞噬電路，使得此測試系統(tǒng)將可于各頻段進(jìn)行自我測試，將不會因操作速度而影響測試品質(zhì)。接著下一章節(jié)中，我們將利用HSpice來驗證所提出之方法與架構(gòu)。
評論