基于FPGA的同頻信號相位差測量算法的實(shí)現(xiàn)
加入技術(shù)交流群
2硬件實(shí)現(xiàn)
2．1系統(tǒng)構(gòu)建
如圖2所示，本實(shí)驗(yàn)平臺由信號生成端和信號接收端兩部分組成。信號生成端由一塊FPGA芯片控制兩塊數(shù)模轉(zhuǎn)換(D／A)芯片生成兩路相位不同的中頻信號，其中兩路信號的相位差由相位控制端進(jìn)行實(shí)時控制。信號接收端使用兩塊模數(shù)轉(zhuǎn)換(A／D)芯片分別接收兩路中頻信號后傳至FPGA芯片進(jìn)行相位差的測量，測量得到的相位差由數(shù)據(jù)輸出端實(shí)時輸出。信號生成端與信號接收端之間用導(dǎo)線連接。
本平臺使用的FPGA芯片是Xilinx公司的Virtex-5系列的XC5SX95T芯片；D／A芯片使用AD公司的AD9957芯片，A／D芯片采用AD公司的AD9461芯片；數(shù)據(jù)輸出端使用ChipScope在線調(diào)試軟件。中頻信號頻率設(shè)定為70MHz。A／D芯片采樣頻率為32MHz，則根據(jù)帶通采樣定律，輸入接收端FPGA芯片的數(shù)字信號的頻率分量主要有38MHz和6MHz。本實(shí)驗(yàn)就是利用6MHz的頻率分量進(jìn)行相位差測量的。
相關(guān)測量法和FFT測量法在FPGA內(nèi)部的硬件實(shí)現(xiàn)流程圖如圖3所示，其中圖3(a)是相關(guān)測量法的硬件實(shí)現(xiàn)流程圖，圖3(b)是FFT測量法的硬件實(shí)現(xiàn)流程圖。
Xilinx公司為硬件工程師提供了大量預(yù)先設(shè)計好、經(jīng)過嚴(yán)格測試和優(yōu)化過的電路功能模塊(IPCore)，這大大降低了硬件設(shè)計的繁瑣程度。本實(shí)驗(yàn)中相位差算法的硬件實(shí)現(xiàn)就充分運(yùn)用了這一優(yōu)勢。圖3硬件實(shí)現(xiàn)流程圖中的DDS模塊、低通濾波器模塊和FFT模塊都可以通過調(diào)用IPCore來實(shí)現(xiàn)，而反正切模塊可以通過調(diào)用坐標(biāo)旋轉(zhuǎn)數(shù)字計算(CORDIC)模塊來實(shí)現(xiàn)。
2．2測量結(jié)果
在硬件實(shí)現(xiàn)過程中，為了防止頻率泄漏，固定數(shù)據(jù)長度和FFT變換長度N為2048。為了比較硬件測量結(jié)果與軟件計算結(jié)果的性能，將經(jīng)過A／D芯片接收的數(shù)字信號導(dǎo)出至Matlab軟件進(jìn)行理論相位差值計算，所得到的結(jié)果與ChipSeope顯示的硬件測量相位差值結(jié)果進(jìn)行比較。圖4顯示了在發(fā)射端相位差一定的條件下，兩種算法各自的硬件測量結(jié)果與理論計算結(jié)果的誤差曲線。
實(shí)驗(yàn)結(jié)果表明，F(xiàn)FT測量法的精度比相關(guān)測量法的精度要稍微高，無論是FFT測量法還是相關(guān)測量法，硬件測試的結(jié)果與理論計算的結(jié)果非常接近，誤差很小。該硬件實(shí)驗(yàn)平臺可實(shí)現(xiàn)中頻信號的高精度相位差測量。本文引用地址：http://butianyuan.cn/article/201702/338789.htm
3結(jié)論
首先對比了相關(guān)法和FFT法這兩種相位差測量算法的性能，得出FFT測量法對白噪聲的抑制能力要強(qiáng)于相關(guān)測量法，在高信噪比時兩種算法均可達(dá)到較高測量精度。通過對不同數(shù)據(jù)長度的信號進(jìn)行仿真分析，得出為了防止硬件實(shí)現(xiàn)上頻譜泄漏造成的FFT測量法性能的下降，需要在硬件實(shí)現(xiàn)的時候控制信號數(shù)據(jù)長度N為2的整數(shù)次冪。然后，在基于高性能的FPGA芯片XC5SX95T的基礎(chǔ)上，搭建了硬件實(shí)驗(yàn)平臺，通過硬件實(shí)測，得出對于中頻信號兩種算法硬件實(shí)測結(jié)果與理論仿真結(jié)果之間的誤差很小，都具有很高的精度。該實(shí)驗(yàn)平臺可實(shí)現(xiàn)高精度的相位差測量，在工程應(yīng)用中，可以根據(jù)信號的特點(diǎn)以及工程的實(shí)際需求選擇運(yùn)用這兩種方法。
評論