SOI與finFET工藝對(duì)比 中國(guó)需要發(fā)展誰才正確

　　1999年，胡正明教授在美國(guó)加州大學(xué)領(lǐng)導(dǎo)著一個(gè)由美國(guó)國(guó)防部高級(jí)研究計(jì)劃局(DARPA)出資贊助的研究小組，當(dāng)時(shí)他們的研究目標(biāo)是CMOS技術(shù)如何拓展到 25nm及以下領(lǐng)域，顯示有兩種途徑可以實(shí)現(xiàn)這種目的：一是立體型結(jié)構(gòu)的FinFET晶體管，另外一種是基于SOI的超薄絕緣層上硅體技術(shù) (UTB-SOI，也就是我們常說的FDSOI晶體管技術(shù))。

　　體硅CMOS技術(shù)走到22nm之后，因?yàn)楣饪碳夹g(shù)所限，特征尺寸已很難繼續(xù)微縮，急需革新技術(shù)來維持進(jìn)一步發(fā)展。在眾多的候選技術(shù)之中，F(xiàn)DSOI(Fully Depleted SOI，全耗盡SOI)技術(shù)極具競(jìng)爭(zhēng)力。

　　對(duì)于FDSOI晶體管，硅薄膜自然地限定了源漏結(jié)深，同時(shí)也限定了源漏結(jié)的耗盡區(qū)，從而可改善DIBL(Drain Induced Barrier Lowering，漏致勢(shì)壘降低)等短溝道效應(yīng)，改善器件的亞閾特性，降低電路的靜態(tài)功耗。此外，F(xiàn)DSOI晶體管無需溝道摻雜，可以避免RDF(Random Dopants Fluctuation，隨機(jī)摻雜漲落)等效應(yīng)，從而保持穩(wěn)定的閾值電壓，同時(shí)還可以避免因摻雜而引起的遷移率退化。

　　FD-SOI技術(shù)不僅能得到FinFET全耗盡晶體管帶給平面?zhèn)鹘y(tǒng)技術(shù)的全部好處，而且還能實(shí)現(xiàn)后者無法達(dá)到的先進(jìn)的負(fù)偏壓(back bias)技術(shù)。

　　FD-SOI工藝可以將工作電壓降低至大約0.6V，而相比之下Bulk CMOS工藝的最小極限值一般在0.9V左右。使用FDSOI的后向偏置技術(shù)可以提供更寬動(dòng)態(tài)范圍的性能，因此特別適合移動(dòng)和消費(fèi)級(jí)多媒體應(yīng)用。

　　FD-SOI，SOI中位于頂層的硅層厚度會(huì)減薄至5-20nm，這樣器件工作時(shí)柵極下面溝道位置下方的耗盡層便可充滿整個(gè)硅薄膜層，如此便可消除在PD-SOI(PD為部分耗盡)中常見的浮體效應(yīng)。

　　在部分耗盡型SOI結(jié)構(gòu)中，SOI中頂層硅層的厚度為50-90nm，因此溝道下方的硅層中僅有部分被耗盡層占據(jù)，由此可導(dǎo)致電荷在耗盡層以下的電中性區(qū)域中累積，造成所謂的浮體效應(yīng)。

　　SOI工藝的優(yōu)勢(shì)：

　　1)，減少寄生電容，提高器件頻率，與體硅相比SOI器件的頻率提高20-35%

　　2)，由于減少寄生電容。降低漏電流，SOI器件的功耗下降35-70%

　　3)，消除了閂鎖效應(yīng)(Latch up 是指CMOS晶片中， 在電源power VDD和地線GND(VSS)之間由于寄生的PNP和NPN雙極性BJT相互影響而產(chǎn)生的一低阻抗通路， 它的存在會(huì)使VDD和GND之間產(chǎn)生大電流。

　　隨著IC制造工藝的發(fā)展， 封裝密度和集成度越來越高，產(chǎn)生Latch up的可能性會(huì)越來越大

　　4)，抑制襯底的脈沖電流干涉，減少軟錯(cuò)誤的發(fā)生

　　5)，與硅工藝相容，可減少13-20%工序

　　SOI現(xiàn)狀

　　法國(guó)Soitec已實(shí)現(xiàn)FD-SOI晶園的高良率成熟量產(chǎn)，其300mm晶圓廠能夠支持28nm、22nm及更為先進(jìn)的節(jié)點(diǎn)上大規(guī)模采用FD-SOI技術(shù)。如今，全球有三家位于三大洲的公司能夠供應(yīng)FD-SOI晶圓，包括法國(guó)Soitec、日本信越半導(dǎo)體(SHE)、美國(guó)SunEdison。這三家公司均采用了行業(yè)標(biāo)準(zhǔn)的SOI晶園制造技術(shù)，智能剝離(Smart Cut?)。

　　FD-SOI技術(shù)的生態(tài)系統(tǒng)發(fā)展正在幾個(gè)方面逐步展開。三星及格羅方德——全球四大半導(dǎo)體代工廠中的兩家——已經(jīng)宣布計(jì)劃量產(chǎn)并采用FD-SOI晶圓進(jìn)行多項(xiàng)試產(chǎn)(即tape-out，指硅芯片從設(shè)計(jì)到制造的這一步驟)。FD-SOI的設(shè)計(jì)生態(tài)系統(tǒng)也在持續(xù)壯大之中，并且在28nm和22nm的工藝節(jié)點(diǎn)上進(jìn)展尤為迅猛。眾多電子設(shè)計(jì)自動(dòng)化(EDA)公司正積極研發(fā)與FD-SOI相關(guān)的IP。目前已有多家IC設(shè)計(jì)廠商公開表示全面擁抱這項(xiàng)技術(shù)，其中一些宣布將在未來的開發(fā)路線圖中采用FD-SOI技術(shù)。

　　采用FD-SOI的功耗更低，成本更少。比如索尼新一代的智能手表中的GPS，目前市場(chǎng)上最優(yōu)秀的GPS產(chǎn)品功耗大概在10mW，而使用FD-SOI技術(shù)制作的芯片功耗能達(dá)到1mW，功耗降低10倍。”

　　一種新的工藝技術(shù)離不開生態(tài)系統(tǒng)的支持，實(shí)際上，F(xiàn)D-SOI生態(tài)系統(tǒng)已經(jīng)在逐漸成形，圍繞FD-SOI工藝，已經(jīng)形成了工藝研究、晶圓、IP、代工廠、IC設(shè)計(jì)服務(wù)公司、IC設(shè)計(jì)公司的產(chǎn)業(yè)鏈。法國(guó)Soitec，日本信越)等號(hào)稱可以提供每月超過10萬片SOI晶圓的產(chǎn)能，除FDSOI已在意法半導(dǎo)體量產(chǎn)外，Global Foundries已與意法半導(dǎo)體簽約有意導(dǎo)入FD-SOI工藝。

　　其中ARM的支持顯得格外重要，因?yàn)锳RM大多情況下都是在場(chǎng)邊觀戰(zhàn)等待最終定局，業(yè)界認(rèn)為“只要ARM出聲，表示晶片已經(jīng)就緒了。

　　ARM認(rèn)為，22nm FD-SOI可讓你的性能提高一倍，并改善10倍的漏電問題。很顯然地，這相當(dāng)具有說服力?！盇RM實(shí)體設(shè)計(jì)部門總經(jīng)理Will Abbey表示，“ARM的Cortex A32與A35核心具備低功率與高效能懮勢(shì)，能夠適當(dāng)?shù)貫楣β拭舾械腎oT應(yīng)用進(jìn)行反向閘極偏置，顯然是FD-SOI的理想方案?！?/p>

　　FDSOI可以廣泛應(yīng)用在超低功耗要求領(lǐng)域，移動(dòng)通訊、CPU、ADC、RFIC及超低電壓數(shù)字電路等。

　　FD SOI與finFET最更優(yōu)

　　比較FD SOI及finFET可能是困難的，它們?nèi)狈Ρ容^的基線。然而目前在先進(jìn)工藝制程中finFET技術(shù)占優(yōu)也不用懷疑，因?yàn)橛⑻貭枺_(tái)積電，包括三星都在采用finFET技術(shù)，己經(jīng)進(jìn)入10納米量產(chǎn)，臺(tái)積電己聲稱7納米今年試產(chǎn)，確保明年量產(chǎn)。而三星更為積極，聲稱它的7納米處理器芯片今年底有可能提前量產(chǎn)。業(yè)界老大英特爾始終不慌忙，聲稱2018年它的10納米PC處理器芯片量產(chǎn)，并聲稱它的10納米水平相等于臺(tái)積電，三星的7納米。而目前見到的FD SOI技術(shù)，僅STMicron開始產(chǎn)出22納米的FD SOI芯片。

　　為什么會(huì)出現(xiàn)這樣的情況，能否表示FD SOI技術(shù)的不足?答案可能是不一樣。

　　任何一項(xiàng)技術(shù)的釆用是由市場(chǎng)決定的，如分析FD SOI技術(shù)在高頻，低功耗，抗靜電等方面有明顯的優(yōu)勢(shì)，為什么fabless不采用它?。

　　由于SOI硅片的成本太高，目前8英寸的SOI硅片每片要300-400美元，而通常的體硅片每片才30-40美元，相差十倍。因此估計(jì)SOI代工硅片價(jià)格應(yīng)該在每片1000美元左右，而統(tǒng)計(jì)中國(guó)的代工廠，它們的8英寸硅片平均代工價(jià)格在每片約400美元。因此，只有如RFIC等特定用途才會(huì)采用SOI代工。另一方面是代工硅片的數(shù)量越多，價(jià)格才能降下來，再有由于finFET技術(shù)廣泛被采用，它的產(chǎn)業(yè)鏈完善，如IP，第三方IP技術(shù)等，而相對(duì)SOI的產(chǎn)業(yè)鏈尚在逐步完善之中，被fabless采用，它的使用不如finFET方便。

　　盡管見到IBS公司有分析FD SOI與finFET的成本報(bào)告，計(jì)算下來FD SOI成本可能更低，但是目前SOI技術(shù)關(guān)鍵是缺乏如同finFET一樣，有一個(gè)同等數(shù)量的市場(chǎng)。

　　所以，F(xiàn)DSOI與finFET技術(shù)是各有各的應(yīng)用場(chǎng)合，那些確有低功耗等需要的應(yīng)用，采用FD SOI技術(shù)也是合乎情理。所以FD SOI技術(shù)需要有一個(gè)市場(chǎng)的培育過程。

　　業(yè)界有人認(rèn)為未來可能是40-28納米的FD SOI技術(shù)與14，納米及10納米的finFET技術(shù)會(huì)共存一段相當(dāng)長(zhǎng)時(shí)間。最終在7納米及以下時(shí)SOI也將從2D發(fā)展到3D，即發(fā)展為SOI FinFET工藝。表明SOI與FinFET技術(shù)可謂殊途同歸!所以兩種工藝并非是完全對(duì)立的技術(shù)。

　　中國(guó)需要SOI技術(shù)

　　中國(guó)半導(dǎo)體業(yè)處在一個(gè)特殊的環(huán)境中，為了自強(qiáng)自立，顯然也需要發(fā)展SOI技術(shù)，這一點(diǎn)是無疑的。

　　中國(guó)半導(dǎo)體業(yè)界經(jīng)常議論“要實(shí)現(xiàn)彎道超車”，然而“彎道”在那里?可能有時(shí)并不太清楚。而FDSOI技術(shù)可能是其中最為靠譜的技術(shù)之一。

　　但是中國(guó)半導(dǎo)體業(yè)要涉足FDSOI，必須跨過三座大山，面臨的困難也不少。

　　分析FDSOI技術(shù)的現(xiàn)狀，中國(guó)要進(jìn)入SOI領(lǐng)域必須要跨過SOI晶園的自制，而且價(jià)格一定要降，IC設(shè)計(jì)公司的采用，以及代工廠的加工，并且三個(gè)方面必須能聯(lián)動(dòng)起來，逐步把SOI的生態(tài)產(chǎn)業(yè)鏈完善。

　　其中十分重要的是它不可能僅用錢解決一切，必須要扎扎實(shí)實(shí)地解決SOI產(chǎn)業(yè)鏈中的每一個(gè)環(huán)節(jié)，并下功夫去突破，這可能是最困難的問題所在。顯然現(xiàn)階段市場(chǎng)的需求量可能是個(gè)關(guān)鍵因素，僅是RF前端IC等采用。所以對(duì)于SOI產(chǎn)業(yè)鏈的發(fā)展首先需要政府部門牽頭，制定規(guī)劃，并引導(dǎo)與資金支持，目前階段尚不可能單純依靠市場(chǎng)能解決所有問題。

　　目前中國(guó)的FDSOI技術(shù)尚沒有實(shí)現(xiàn)規(guī)?；慨a(chǎn)階段，國(guó)內(nèi)的IC設(shè)計(jì)公司可能尚處在多任務(wù)硅片MPW的設(shè)計(jì)驗(yàn)證階段。據(jù)傳中芯國(guó)際，及華虹宏力的SOI代工能力都己具備。因此國(guó)內(nèi)自主生產(chǎn)SOI硅片及讓更多的fabless公司采用SOI技術(shù)是個(gè)首要任務(wù)。

　　2016年3月上海硅產(chǎn)業(yè)投資有限公司和Soitec推進(jìn)合作，并投資入股14.5%。據(jù)透露，在合作達(dá)成之后，中方的IC設(shè)計(jì)廠商能夠通過格羅方德和三星的代工廠來獲得使用FD-SOI技術(shù)，同時(shí)Soitec承諾如果未來中國(guó)大規(guī)模采用了這個(gè)技術(shù)，需要多少晶圓都可以提供。“除了銷售產(chǎn)品的合作，在研發(fā)和生態(tài)系統(tǒng)建設(shè)方面也將展開合作?！?/p>

　　中國(guó)半導(dǎo)體業(yè)發(fā)展可能關(guān)鍵不在于方向在那里?而是確定方向之后，如何踏實(shí)去干，去解決一個(gè)一個(gè)難題。任何進(jìn)步?jīng)]有捷徑，其中骨干企業(yè)的責(zé)任尤為重要。