要想U(xiǎn)SB Type-C玩的溜，請(qǐng)看此文

　　USB Type-C具有尺寸小、正反都能插、速度快等優(yōu)點(diǎn)，一面世便受到了消費(fèi)者的普遍喜愛，可以說(shuō)代表了USB接口發(fā)展的未來(lái)方向。

　　采用USB Type-C的設(shè)備可實(shí)現(xiàn)更快的數(shù)據(jù)傳輸速率(快2.5倍)，以及更快的充電速度(達(dá)100W)。但要想讓Type-C成為電子產(chǎn)品的“通用”標(biāo)配，高速數(shù)字器件設(shè)計(jì)師們還面臨著諸多的挑戰(zhàn)。

　　對(duì)于數(shù)字設(shè)計(jì)工程師而言，USB Type-C是一個(gè)更具有挑戰(zhàn)性的架構(gòu)，主要是因?yàn)閷?duì)數(shù)字信號(hào)的上升時(shí)間要求極高。同時(shí)由于高密度可逆連接器的體積較小，使設(shè)計(jì)工程師在基礎(chǔ)物理層設(shè)計(jì)時(shí)遇到互操作性意外問(wèn)題的幾率增加。采用測(cè)量和仿真進(jìn)行充分調(diào)試，并對(duì)性能控制互聯(lián)特性和制造公差進(jìn)行檢定，可以避免上述問(wèn)題。

　　本文對(duì)整個(gè)測(cè)量和仿真過(guò)程的每一個(gè)步驟均進(jìn)行了說(shuō)明，信號(hào)完整性工程師可以借此確保其對(duì)USB Type-C器件的設(shè)計(jì)取得成功。其中涉及到仿真/測(cè)試的基礎(chǔ)性內(nèi)容，包括處理S參數(shù)(散射參數(shù))所使用的一些竅門和技巧。

　　USB Type-C的優(yōu)勢(shì)

　　增加電性能的一種簡(jiǎn)單方式是使東西的體積更小。與更長(zhǎng)的設(shè)備相比，通過(guò)特有的非均勻介質(zhì)系統(tǒng)可實(shí)現(xiàn)更短的電延遲，所產(chǎn)生的損耗也更少，例如，印刷電路板微帶傳輸線。與其他常用消費(fèi)性連接器相比，USB Type-C連接器的體積更小，從而實(shí)現(xiàn)更低的損耗和更高的帶寬。

　　同時(shí)，在避免串?dāng)_和電磁干擾(EMI)問(wèn)題時(shí)，更高的密度會(huì)在連接器和PCB(印刷電路板)上維持傳輸線阻抗時(shí)產(chǎn)生新的問(wèn)題。參看USB Type-C插座和USB Type-C插頭(圖1)。當(dāng)數(shù)據(jù)速率達(dá)到10-Gb/s時(shí)，多個(gè)脈沖寬度為100ps的存儲(chǔ)單元會(huì)占據(jù)發(fā)送器和接收器之間的通路。通路中的任何阻抗問(wèn)題，以及每個(gè)上升沿和下降沿，都會(huì)導(dǎo)致多次反射和耦合。多次反射使整個(gè)鏈路連接電路的調(diào)試變得困難。 

　　圖1 此處所示測(cè)試配置采用10個(gè)二端口PXI(面向儀器系統(tǒng)的PCI擴(kuò)展)

　　VNA(矢量網(wǎng)絡(luò)分析儀)卡，以及小圖中的二個(gè)特殊測(cè)試夾具。左側(cè)標(biāo)有“l(fā)ux”的夾具是USB Type-C插座，右側(cè)標(biāo)有“n70515a”的夾具是USB Type-C的插頭

　　為了簡(jiǎn)化調(diào)試流程，有一點(diǎn)非常重要，即工程師需能夠?qū)SB 物理層鏈路的第一個(gè)組件進(jìn)行仿真和測(cè)量，并確定哪一個(gè)組件未達(dá)到性能要求。通常，在對(duì)USB Type-C主機(jī)，設(shè)備或電纜進(jìn)行測(cè)量時(shí)，必須使用先進(jìn)的測(cè)量誤差校正技術(shù)對(duì)測(cè)量夾具進(jìn)行準(zhǔn)確去嵌入。另外，仿真和測(cè)量的關(guān)聯(lián)性有助于減輕復(fù)雜物理層結(jié)構(gòu)所導(dǎo)致的問(wèn)題，為改善其關(guān)聯(lián)性對(duì)組件的準(zhǔn)確測(cè)量同樣可使建模和仿真受益。

　　物理層的測(cè)量方式

　　線性無(wú)源互連(例如USB Type-C物理層中所使用的)通常采用兩種類型的刺激/響應(yīng)測(cè)試設(shè)備進(jìn)行檢定：在時(shí)域內(nèi)，使用時(shí)域反射儀(TDR);在頻域內(nèi)，使用矢量網(wǎng)絡(luò)分析儀(VNA)。不論主機(jī)儀器收集時(shí)域數(shù)據(jù)，還是收集頻域數(shù)據(jù)，一個(gè)域的數(shù)據(jù)設(shè)置都會(huì)被傳輸至另一域數(shù)據(jù)中，采用的是簡(jiǎn)單的算法(例如，傅里葉變換或傅里葉逆變換);采用專門的信號(hào)完整性軟件(例如，Keysight的物理層測(cè)試系統(tǒng)，或PLTS軟件)可使數(shù)字和微波工程師更容易完成上述域轉(zhuǎn)換。

　　大多數(shù)信號(hào)完整性應(yīng)用可以通過(guò)基本的四端口測(cè)量(兩個(gè)端口在外，兩個(gè)端口在內(nèi))解決，還有一些更先進(jìn)的工具可以讓工作變得更加容易，并可以對(duì)被測(cè)試器件(DUT)性能了解的更多。我們所使用的20端口PXI框架的VNA即是如此;針對(duì)上述USB Type-C通道所進(jìn)行的20端口數(shù)據(jù)集測(cè)量?jī)H用時(shí)兩分鐘。

　　采用此方式所收集的大量數(shù)據(jù)被儲(chǔ)存為標(biāo)準(zhǔn)格式的Touchstone文件，該文件可隨后導(dǎo)入SI專業(yè)軟件進(jìn)行分析。20端口的測(cè)量產(chǎn)生20×20的S參數(shù)矩陣，在單個(gè)域中具有超過(guò)400個(gè)曲線。將其乘以域(時(shí)間和頻率)和拓?fù)?單端或差分)的數(shù)量可能產(chǎn)生大量的數(shù)據(jù)。嘗試手動(dòng)管理如此多的測(cè)量數(shù)據(jù)是一場(chǎng)噩夢(mèng)，但用前述的PLTS軟件處理則容易多了。

　　正確分析后，通過(guò)所獲得的元數(shù)據(jù)集可以對(duì)高速數(shù)字通道了解的更加深入?？梢猿浞謾z定差分插入損耗、差分回波損耗、阻抗分布、眼圖、近端和遠(yuǎn)端串?dāng)_、模式轉(zhuǎn)換和具有預(yù)加重和均衡的信道優(yōu)化。

　　測(cè)量竅門和技巧

　　如圖1所示，VNA設(shè)置包括一個(gè)外圍組件互連擴(kuò)展(PCI-X)機(jī)箱，具有可滑動(dòng)進(jìn)出的模塊，用于可擴(kuò)展的測(cè)試功能。一個(gè)嵌入式控制器和10個(gè)VNA模塊(每個(gè)模塊為兩端口VNA)構(gòu)成一個(gè)20端口VNA。VNA模塊測(cè)量范圍為300 kHz至26.5 Hz，提供出色的速度，高動(dòng)態(tài)范圍，低跟蹤噪聲和持續(xù)穩(wěn)定性，以及可提高USB Type-C測(cè)量的精度。

　　測(cè)試電纜扇出到被測(cè)通道——在此情況下，由一個(gè)USB Type-C插座測(cè)試夾具和一個(gè)USB Type-C插頭組件構(gòu)成。每條測(cè)試電纜末端的藍(lán)色膠帶用于固定測(cè)試電纜以增加校準(zhǔn)精度。使用的校準(zhǔn)是未知穿透法(也稱為交互穿透法)，并且該膠帶可確保電纜在DUT的校準(zhǔn)和測(cè)量過(guò)程中不移動(dòng)。這是一種眾所周知的竅門，這種方法可以使靈敏校準(zhǔn)中的相移最小化，從而獲得最大精度。

　　進(jìn)行多端口測(cè)量時(shí)，需花些時(shí)間按照一定的邏輯標(biāo)記S參數(shù)數(shù)據(jù)集的每個(gè)端口，這種方法也非常有用。而且，這種方法還有助于重新映射端口，以便分析軟件可以輕松使用默認(rèn)設(shè)置。

　　1到2，3到4通道拓?fù)洌糜谥苯永L制混合模式參數(shù)(圖2)。在需要的情況下，SI工具使單端和差分端口映射和重新排序?qū)崿F(xiàn)可視化變得更加容易，在處理大數(shù)據(jù)集時(shí)，擁有一個(gè)SI工具可以節(jié)省大量時(shí)間。

　　圖2 Type-C支持USB 2.0(Dp和Dn)和USB 3.1(發(fā)送 --TX1p，TX1n，TX2p，TX2n--和接收--RX1p，RX1n，RX2p，RX2n)的數(shù)據(jù)傳輸通路。將VNA的端口清晰地映射到夾具和DUT，可以確保完全理解對(duì)被測(cè)試器件(DUT)性能的分析

　　差分S參數(shù)

　　USB物理層使用差分信號(hào)，差分信號(hào)可包含差分對(duì)的p(+)和n(-)通路之間的大量耦合。這需要使用混合模式參數(shù)來(lái)正確分析Tx和Rx通道的性能。為了快速了解S參數(shù)的更新，圖3給出了多模式S參數(shù)的4x4矩陣。對(duì)這個(gè)16元素S參數(shù)矩陣的解釋并非沒有意義，這對(duì)一次分析一個(gè)象限是有幫助的。

　　圖3 與理想矩陣相比，測(cè)量S參數(shù)矩陣的每個(gè)象限，可以更多地了解被測(cè)試器件(DUT)的性能

　　左上方的第一象限被定義為描述被測(cè)試設(shè)備的差分刺激和差分響應(yīng)特性的參數(shù)。這是大多數(shù)高速差分互連的實(shí)際工作模式，通常是最有用的象限，因此會(huì)被首先進(jìn)行分析。

　　第四象限位于右下方，描述了通過(guò)被測(cè)器件傳播的公用信號(hào)的性能特性。如果器件設(shè)計(jì)正確，則應(yīng)進(jìn)行最小模式轉(zhuǎn)換，那么，第四象限數(shù)據(jù)也變得不重要了。但是，如果由于設(shè)計(jì)缺陷，而需進(jìn)行任何模式轉(zhuǎn)換，則第四象限將說(shuō)明該公用信號(hào)的行為方式。

　　第二和第三象限分別位于圖3右上方和左下方，這兩個(gè)象限對(duì)于工程師分析來(lái)說(shuō)是最令人感興趣的象限。這兩個(gè)象限也被稱為混合模式象限，因?yàn)樗鼈兛梢酝耆珯z定在被測(cè)試器件中發(fā)生的任何模式轉(zhuǎn)換，無(wú)論是共模-差模轉(zhuǎn)換(EMI敏感性)還是差模-共模轉(zhuǎn)換(EMI輻射)。在嘗試優(yōu)化千兆位數(shù)據(jù)吞吐量的互連設(shè)計(jì)時(shí)，了解模式轉(zhuǎn)換的幅度和位置非常有用。

　　在本文第一部分中，我們了解了差分S參數(shù)背后的基本概念?，F(xiàn)在我們可以開始研究多通道Touchstone文件中的大量信息(圖4)。雖然起初看起來(lái)很復(fù)雜，但有一些基本的分析方法可以重復(fù)使用，并且可以獲得非常成功的結(jié)果。我們現(xiàn)在將討論一些分析的竅門和技術(shù)，這些竅門和技術(shù)是了解器件性能最快捷的方式。

　　圖4 在位于左上位置的20端口.s20p Touchstone文件象限中，可以一次查看400個(gè)S參數(shù)，或一次查看多個(gè)曲線圖

　　完美的對(duì)稱

　　大型多通道S參數(shù)文件分析的第一階段中的一個(gè)步驟是使用時(shí)域。VNA S參數(shù)測(cè)量可以用快速傅里葉逆變換(IFFT)函數(shù)來(lái)修改，以提取TDD11時(shí)域參數(shù)，該時(shí)域參數(shù)被描述為電阻對(duì)時(shí)間的阻抗曲線，其中時(shí)間表示距離(信號(hào)傳播和電阻變化或不連續(xù)反射所花費(fèi)的時(shí)間)。

　　為什么這種方式優(yōu)于使用SDD11頻域數(shù)據(jù)?因?yàn)轭l域不能提供任何空間信息。而在時(shí)域中，可以快速定位壞的電纜、開路、短路和其他異常的位置。對(duì)于保存數(shù)據(jù)之前的測(cè)量設(shè)置，在對(duì)其進(jìn)行“健全性檢查”時(shí)，繪制所有差分通道的差分阻抗曲線是一種快速方式。

　　所有差分通道(圖5)的曲線圖顯示出所有正向和逆向阻抗曲線波形之間存在完美的對(duì)稱。因?yàn)槲覀円呀?jīng)自動(dòng)正向和逆向測(cè)量了每個(gè)通道，因此會(huì)顯示大量的鏡像波形。這就是擁有高端口計(jì)數(shù)儀器的好處。

　　圖5 所有差分通道的曲線圖顯示出所有正向和逆向阻抗曲線波形之間存在完美的對(duì)稱

　　右上方的波形圖例表明我們已經(jīng)繪制了TDD11到TDD88的波形。TDD11通道的正向差分阻抗曲線與TDD22完全相同，除了TDD22只是逆向差分阻抗曲線。所以這兩種測(cè)量曲線應(yīng)為對(duì)稱，事實(shí)的確如此。其余的曲線對(duì)也是如此。

　　正向和逆向通道阻抗曲線

　　分析數(shù)據(jù)通道的下一步是對(duì)位于中間的USB Type-C連接器進(jìn)行空間定位(我們知道它在中間附近，但需知道其確切的位置)。為此，我們?cè)俅尾榭磿r(shí)域數(shù)據(jù)，并在我們物理斷開兩個(gè)夾具后對(duì)通道進(jìn)行簡(jiǎn)單地測(cè)量。當(dāng)斷開兩個(gè)夾具時(shí)，我們會(huì)看到一個(gè)夾具的阻抗曲線終止于一個(gè)開路。當(dāng)定位到連接器位置時(shí)，可以看到無(wú)限阻抗的位置突然出現(xiàn)垂直線(圖6)。

　　圖6 當(dāng)夾具斷開時(shí)，垂直的紅線表示開路。這表明每個(gè)夾具結(jié)束和開始的位置

　　為了驗(yàn)證和仔細(xì)檢查我們的工作，我們會(huì)看到斷開夾具的具有相同的阻抗曲線，但現(xiàn)在從另一個(gè)方向來(lái)看(圖7)。正如我們之前所提到的，TDD22只是TDD11通道的逆向阻抗曲線。就在一個(gè)夾具結(jié)束和開始的位置，我們可以看到相同的垂直紅線。很明顯，在看這兩個(gè)TDD11和TDD22波形時(shí)，這兩個(gè)夾具彼此完全不同。

　　圖7 通過(guò)將此圖與圖6進(jìn)行比較，可以看出兩個(gè)夾具不同之處

　　測(cè)量通道

　　過(guò)去，通常使用兩種方法來(lái)消除測(cè)量夾具對(duì)被測(cè)試器件或DUT的影響(圖8)。

　　圖8 為了準(zhǔn)確測(cè)量被測(cè)試器件(DUT)，必須首先移除夾具的影響

　　第一種方法是使用電磁仿真器對(duì)夾具進(jìn)行建模，并使用仿真的S參數(shù)結(jié)果來(lái)去嵌入夾具的影響。但為夾具建立一個(gè)準(zhǔn)確的模型需要一些時(shí)間。第二個(gè)技巧是在用于建造夾具的同一塊PCB上建立一個(gè)校準(zhǔn)用標(biāo)準(zhǔn)。

　　這些傳統(tǒng)的校準(zhǔn)方法是將基準(zhǔn)面放置在夾具PCB上可放置定制標(biāo)準(zhǔn)的位置。類似TRL的校準(zhǔn)用標(biāo)準(zhǔn)在基準(zhǔn)面上需要一個(gè)TEM模式;也就是說(shuō)，機(jī)械結(jié)構(gòu)反映在基準(zhǔn)面上。此種類型校準(zhǔn)的最終結(jié)果通常使匹配的連接器性能作為DUT的一部分，例如，USB主機(jī)、電纜或設(shè)備?？梢詮娜窂綔y(cè)量中移除夾具，以獲得DUT的S參數(shù)，其中包括匹配連接器的性能(圖9)。這通常是所期望的結(jié)果，因?yàn)橥ǖ乐羞@些不同組件的供應(yīng)商需要表明他們的產(chǎn)品可以與匹配的連接器兼容。

　　圖9 雖然可以從全路徑測(cè)量中移除夾具，以獲得包含匹配連接器性能的DUT的S參數(shù)，但是為了提供正確的通道延遲，需要采用什么類型的校準(zhǔn)將基準(zhǔn)面放置在匹配的連接器中呢?

　　盡管在DUT中包括匹配的連接器，對(duì)于檢定和比較通道中不同組件的性能非常有效，但是當(dāng)將組件級(jí)聯(lián)在仿真中以與測(cè)量的全路徑性能進(jìn)行比較時(shí)，則存在困難。對(duì)于觀察者而言，顯而易見的是，應(yīng)當(dāng)在匹配表面處分開匹配的連接器，并且僅留下插頭或插座作為DUT的一部分。而難題就在于，采用什么類型的校準(zhǔn)將基準(zhǔn)面放置在匹配連接器的中呢?

　　自動(dòng)夾具移除

　　幾年前引入了一種相對(duì)較新的技術(shù)，該技術(shù)被稱為自動(dòng)夾具移除(AFR)，只需要一個(gè)校準(zhǔn)用標(biāo)準(zhǔn)，而不是像TRL需要多個(gè)標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)可以是一個(gè)背對(duì)背2x夾具直通路徑，或在某些情況下，只是一個(gè)開放的1x夾具結(jié)構(gòu)。直通路徑只是所連接夾具的左半部分和右半部分，并且不包含DUT。此處進(jìn)行了一個(gè)大膽假設(shè)，即直通路徑必須是對(duì)稱的。在采用USB Type-C連接器的情況下，由于插座不能與另一插座匹配，因此難以建立一個(gè)背對(duì)背直通路徑。

　　圖10 通過(guò)比較傳統(tǒng)的TRL校準(zhǔn)結(jié)構(gòu)(左)和使用AFR技術(shù)(右)的校準(zhǔn)結(jié)構(gòu)，AFR采用第二層AFR校準(zhǔn)將測(cè)量基準(zhǔn)面移到最終位置

　　1端口AFR技術(shù)的優(yōu)點(diǎn)是能夠?qū)⒒鶞?zhǔn)面自動(dòng)放置在Type-C插頭和插座所需匹配表面上(圖11)。這樣可以獲得在仿真中級(jí)聯(lián)的主機(jī)、電纜或設(shè)備的S參數(shù)行為模型，從而改進(jìn)仿真-測(cè)量的相關(guān)性，并且具有精確的電延遲。

　　圖11 1端口AFR技術(shù)能夠?qū)⒒鶞?zhǔn)面自動(dòng)放置在Type-C插頭和插座的匹配表面上

　　每個(gè)組件的電延遲可以利用頻域中的群延遲或時(shí)域中脈沖響應(yīng)到達(dá)的峰值來(lái)測(cè)量(圖12)。通過(guò)1端口AFR對(duì)插頭時(shí)間延遲和插座時(shí)間延遲的測(cè)量，可獲得對(duì)插入在一起的兩個(gè)夾具所測(cè)量的全路徑時(shí)間延遲。

　　圖12 通過(guò)1端口AFR對(duì)插頭時(shí)間延遲和插座時(shí)間延遲的測(cè)量，可獲得對(duì)插入在一起的兩個(gè)夾具所測(cè)量的全路徑時(shí)間延遲