并聯(lián)ADP1763 LDO穩(wěn)壓器以支持高輸出電流應(yīng)用

作者：時間：2017-06-03 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

本文引用地址：http://www.butianyuan.cn/article/201706/346893.htm

許多高性能混合信號產(chǎn)品，如高速模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)、捷變射頻(RF)收發(fā)器、時鐘、專用集成電路(ASIC)和現(xiàn)場可編程門陣列(FPGA)等，需要超低噪聲、低壓差(LDO)線性穩(wěn)壓器來提供干凈電源，從而最大程度地提高信號鏈性能。對更多集成功能和更低功耗的高要求，使得這些大規(guī)模混合信號集成電路(IC)的設(shè)計工藝尺寸越來越?。ɡ?8 nm或更?。?，以便容納更多晶體管。這種趨勢同樣影響了電源要求。近年來，內(nèi)核電源電壓持續(xù)降低，但為了支持更多模擬或數(shù)字功能，負載電流顯著提高（例如3 A以上）。

在特定應(yīng)用中，要找到能同時滿足超低噪聲和高負載電流這兩個設(shè)計目標的合適LDO穩(wěn)壓器是相當困難的，因為市場上的LDO穩(wěn)壓器產(chǎn)品非常有限，即使有合適的器件，用戶也可能要支付額外的費用。因此，針對高電流應(yīng)用，有時候?qū)?a class="contentlabel" href="http://www.butianyuan.cn/news/listbylabel/label/LDO穩(wěn)壓器">LDO穩(wěn)壓器并聯(lián)起來會很有利。在高負載應(yīng)用中，相比于單個LDO穩(wěn)壓器，并聯(lián)LDO穩(wěn)壓器具有許多優(yōu)勢，包括熱量和功率損耗會分配在多個LDO穩(wěn)壓器封裝上。另外，并聯(lián)LDO穩(wěn)壓器還能改善壓差，提高電源抑制比(PSRR)性能，因為與單個LDO穩(wěn)壓器相比，各LDO穩(wěn)壓器的工作電流更低。圖1所示為一個高性能混合信號產(chǎn)品的電源圖。兩個ADP1763器件并聯(lián)以提供內(nèi)核電壓，如圖1所示。

圖1.混合信號產(chǎn)品電源圖

本應(yīng)用筆記介紹兩種并聯(lián)方法：無源和有源。對于無源并聯(lián)，兩個可調(diào)ADP1763器件通過鎮(zhèn)流電阻并聯(lián)在一起。對于有源并聯(lián)，一個低失調(diào)軌到軌放大器ADA4051-1調(diào)節(jié)ADP1763器件的輸出電壓，通過檢測兩個ADP1763器件的電流差來實現(xiàn)均流。實驗測試結(jié)果顯示了兩種方法的優(yōu)點和缺點。

目錄

修訂歷史

2016年10月—修訂版0：初始版

均流方法
一般而言，用戶簡單地將兩個LDO穩(wěn)壓器并聯(lián)是不能實現(xiàn)均流的，由于容差，兩個LDO穩(wěn)壓器的輸出電壓可能不匹配；比如LDO基準電壓不同、反饋電阻不一致、印刷電路板(PCB)寄生特性不一致等。LDO穩(wěn)壓器的輸出電壓不匹配可能引起負載電流嚴重不平衡。在最不利情況下，它可能導(dǎo)致一個LDO承受大部分負載，從而觸發(fā)限流保護。

ADP1763是一款LDO線性穩(wěn)壓器，采用單輸入電源工作，輸入電壓低至1.1 V，無需外部偏置電源，提供高達3 A的輸出電流。ADP1763的輸出噪聲非常低，在100 Hz至100 kHz范圍內(nèi)僅有2 μV rms。ADP1763的超低輸出噪聲特性是通過如下方法實現(xiàn)的：LDO誤差放大器保持單位增益，并設(shè)置基準電壓等于輸出電壓。單位增益架構(gòu)的優(yōu)勢是LDO輸出噪聲與輸出電壓設(shè)置無關(guān)。更多信息參見圖2。

圖2.ADP1763內(nèi)部框圖

無源并聯(lián)
一種實用的均流方法是在各穩(wěn)壓器的輸出端增加相同的鎮(zhèn)流電阻（RB1和RB2），以改善多個LDO穩(wěn)壓器之間的均流性能。為了實現(xiàn)更好的均流性能，最好使用高阻值鎮(zhèn)流電阻。然而，高電阻會降低負載調(diào)整性能，使得壓差變大。設(shè)計時必須權(quán)衡考慮以選擇合適的鎮(zhèn)流電阻，揚長避短。圖3顯示兩個ADP1763器件并聯(lián)。為使輸出誤差最小，應(yīng)將各自的REFCAP和VADJ引腳連起來，以在不同器件上實現(xiàn)精密匹配的基準電壓。將各自的SS和EN引腳連起來，以在不同器件之間實現(xiàn)同步軟啟動行為。如果應(yīng)用需要電源良好指示功能，還應(yīng)將其PG引腳連起來。

當兩個ADP1763器件的REFCAP引腳相連時，主要輸出電壓誤差來源于誤差放大器失調(diào)電壓，誤差放大器連接到各ADP1763輸出。此誤差放大器的失調(diào)電壓非常低，在−40°C至+125°C溫度范圍內(nèi)其最大值為±1.32 mV。REFCAP引腳和VOUT引腳之間僅有±1.32 mV誤差，此失調(diào)電壓允許使用小鎮(zhèn)流電阻來實現(xiàn)合理的均流精度。此外，小鎮(zhèn)流電阻還有低負載調(diào)整率和低功率損耗的優(yōu)勢。

為了計算最差情況，假設(shè)VO1具有最差正失調(diào)電壓，VO2具有最差負失調(diào)電壓。

VO1 = VREFCAP + VOFFSET

VO2 = VREFCAP − VOFFSET

總輸出電流(IO) = 5 A，IO = IO1 + IO2。

圖3.兩個ADP1763器件無源并聯(lián)

鎮(zhèn)流電阻容差(RS-TOL)為±1%。為了計算最差情況，假設(shè)VO1電壓軌上的鎮(zhèn)流電阻具有正容差，VO2電壓軌上的鎮(zhèn)流電阻具有負容差。

VO1 − IO1 × RB × (1 – RS-TOL) = VO2 − IO2 × RB × (1 + RS-TOL)

當RS-TOL = 1%時，

其中，CSACCURACY為均流精度。

圖4顯示了5 A負載時均流精度和壓降與鎮(zhèn)流電阻阻值的關(guān)系。均流精度隨著鎮(zhèn)流電阻阻值提高而提高。然而，代價是壓降變大。為了實現(xiàn)大約10%的均流精度和最小壓降，選擇RB = 5 m?。

圖4.均流(CS)精度和壓降與鎮(zhèn)流電阻的關(guān)系

基于圖4中的計算，5 A負載時最差情況下的均流精度為±11.6%。最大負載電流為2.789 A，小于額定電流3 A。圖5顯示了采用無源均流方法時兩個通道之間的負載調(diào)整率。

圖5.無源并聯(lián)負載調(diào)整率

有源并聯(lián)
與無源均流方法相比，有源均流方法使用有源均流環(huán)路來實現(xiàn)主從LDO穩(wěn)壓器之間的電流平衡。圖6顯示了兩個ADP1763器件的有源均流示例。它包括兩個ADP1763器件（第一個ADP1763用作主LDO）、一個輸出放大器、ADA4051-1，和兩個10 m?均流電阻（位于各LDO穩(wěn)壓器的輸入端）。放大器ADA4051-1檢測電流差，并將其輸出送至第二個ADP1763器件的VADJ引腳的反饋節(jié)點以調(diào)節(jié)其輸出電壓，使電流平衡。

圖6.兩個ADP1763器件有源并聯(lián)

測試結(jié)果
為比較兩種均流方法，設(shè)計了兩個ADP1763器件的均流評估板來驗證性能，如圖7和圖8所示。

Figure 7. Passive Current Sharing Evaluation Board

圖7.無源均流評估板

圖8.有源均流評估板

均流精度
圖9和圖10顯示了兩種評估板的均流精度。測試結(jié)果表明，在很寬的負載范圍內(nèi)，有源均流精度小于±1%。滿負載時，無源均流精度約為±5%，這對多數(shù)應(yīng)用而言是可以接受的。有源均流方法的均流效果優(yōu)于無源均流方法，尤其是在小負載條件下，原因是無源均流方法的失調(diào)誤差是固定的。

圖9.無源并聯(lián)均流精度與負載電流的關(guān)系

圖10.有源并聯(lián)均流精度與負載電流的關(guān)系

負載調(diào)整率
采用無源并聯(lián)時，各ADP1763器件的輸出端有鎮(zhèn)流電阻，因此輸出電壓隨負載電流提高而下降。從圖11所示測試結(jié)果可知，無源并聯(lián)的負載調(diào)整率約為1.3%，而圖12顯示，有源并聯(lián)的負載調(diào)整率約為0.5%，遠低于無源并聯(lián)。

圖11.無源并聯(lián)輸出電壓與負載電流的關(guān)系