HF/VHF數(shù)字調(diào)制多功能發(fā)射機(jī)，附完整硬件方案和器件選型

項(xiàng)目背景及可行性分析

1.. 項(xiàng)目名稱: HF/VHF數(shù)字調(diào)制多功能發(fā)射機(jī)

2.. 項(xiàng)目的主要內(nèi)容及目前的進(jìn)展情況:

本項(xiàng)目主要的內(nèi)容是:設(shè)計(jì)制作一臺能工作在HF及VHF波段的數(shù)字調(diào)制發(fā)射機(jī),能提供AM, FM,DSB,SSB等語音通信調(diào)制模式,及ASK,FSK,PSK等數(shù)據(jù)通信調(diào)制模式. 話筒輸入的語音信號經(jīng) AC97 Audio CODEC 編碼后輸入FPGA進(jìn)行數(shù)字調(diào)制, 電鍵和RS—232接口輸入的數(shù)字信號經(jīng)FPGA進(jìn)行數(shù)字調(diào)制,各種調(diào)制模式能在瞬間互相切換.

目前的進(jìn)展情況:本項(xiàng)目已通過可行性論證,證實(shí)方案可行.現(xiàn)在正在進(jìn)行子模塊的功能劃分,以及子模塊性能參數(shù)的初步確定.

3.. 項(xiàng)目關(guān)鍵技術(shù)及創(chuàng)新點(diǎn)的論述:

本項(xiàng)目的關(guān)鍵技術(shù)是:數(shù)字實(shí)時調(diào)制;FPGA乘法器的復(fù)用;雙路DAC正交輸出;DDS和FPGA的綜合運(yùn)用.

數(shù)字實(shí)時調(diào)制,要求對FPGA的邏輯資源有深入的了解.通過合理設(shè)計(jì)邏輯電路,運(yùn)用流水線技術(shù),提高FPGA的信號處理速度,以滿足數(shù)字實(shí)時調(diào)制對FPGA處理速度的嚴(yán)苛要求.

由于FPGA的乘法器數(shù)量有限,通過邏輯單元構(gòu)成乘法器則會消耗大量的邏輯單元,不但不符合對成本效益的要求,而且這樣往往也不能滿足多調(diào)制模式數(shù)字調(diào)制器對乘法器的龐大需求.在設(shè)計(jì)多調(diào)制模式數(shù)字調(diào)制器時必須考慮如何把有限的乘法器通過復(fù)用來減少對乘法器的需求,盡可能利用FPGA內(nèi)部的乘法器,而不利用邏輯單元來構(gòu)成乘法器.若用DSP芯片來實(shí)現(xiàn)多調(diào)制模式數(shù)字調(diào)制器, DSP芯片內(nèi)部的乘法器在程序運(yùn)行時就能得到復(fù)用,因此在實(shí)現(xiàn)多調(diào)制模式數(shù)字調(diào)制器的時候往往采用DSP芯片的方案而不采用FPGA的方案.

雙路DAC正交輸出與后面的DDS,兩路混頻器和加發(fā)器共同構(gòu)成鏡像抑制混頻器,用于把DAC輸出的信號進(jìn)行頻率的搬移,以滿足輸出信號覆蓋HF和VHF頻段的設(shè)計(jì)要求.由于兩路DAC后接的LPF的相頻特性不可能完全一致,因此在FPGA中必須考慮增加補(bǔ)償算法.

本項(xiàng)目的創(chuàng)新點(diǎn)在于:通過對各種調(diào)制模式Verilog實(shí)現(xiàn)的改進(jìn),在保證滿足實(shí)時調(diào)制的情況下,復(fù)用乘法器,把邏輯單元的消耗減少到最低,從而減少系統(tǒng)的功耗.空余的邏輯單元為后繼的系統(tǒng)升級留下足夠的邏輯單元資源.并且可以提供比多DSP芯片方案更高的可靠性和集成度,符合現(xiàn)代消費(fèi)電子產(chǎn)品對體積的嚴(yán)苛要求.

利用DDS+FPGA數(shù)字調(diào)制方案,相對于市面上消費(fèi)通訊產(chǎn)品大量采用的模擬調(diào)制方案,具有可靠性高,抗干擾能力強(qiáng),體積小,調(diào)試容易,設(shè)備升級容易等優(yōu)點(diǎn).

4.. 技術(shù)成熟性和可靠性論述：

技術(shù)成熟性:

以DAC+FPGA的基本方案為基礎(chǔ).配合DDS專用芯片產(chǎn)生正交本地振蕩信號,利用AC97 Audio CODEC進(jìn)行音頻信號的采樣與編碼,采用RS-232接口與PC機(jī)進(jìn)行通訊,以MCU,LCD,鍵盤作為人機(jī)交互界面.以上這些是本系統(tǒng)的主要組成模塊,它們都具有高成熟性的特點(diǎn),采用這些模塊構(gòu)成的設(shè)備現(xiàn)正被大量生產(chǎn)和銷售,因此本系統(tǒng)所采用的基本技術(shù)是十分成熟的.

技術(shù)可靠性:

本設(shè)計(jì)項(xiàng)目以V2PRO硬件開發(fā)平臺為基礎(chǔ),配合雙路DAC,DDS信號發(fā)生,混頻電路,以及寬帶放大器,人機(jī)交互模塊構(gòu)成. V2PRO硬件開發(fā)平臺具有集成度高,擴(kuò)展容易的特點(diǎn),還集成有AC97 Audio CODEC和穩(wěn)壓供電電路,因而V2PRO硬件開發(fā)平臺具有高可靠性的特點(diǎn).

雙路DAC,DDS信號發(fā)生器,寬帶放大器均采用專用芯片構(gòu)成,混頻電路則采用混頻器模塊, 人機(jī)交互模塊沒有采用FPGA內(nèi)部的PowerPC來完成,主要是基于EMI/EMC的考慮,避免把外部的干擾引入FPGA影響系統(tǒng)輸出信號的質(zhì)量. 人機(jī)交互模塊采用工業(yè)級的具有相當(dāng)抗干擾能力的單片機(jī),程序采用代碼陷阱等方法提高抗干擾能力, 人機(jī)交互模塊的電路嚴(yán)格按照EMI/EMC的要求設(shè)計(jì),增加各種抗干擾電路,并且在經(jīng)過充分測試后才接入系統(tǒng).上述電路由于大量采用專用芯片和模塊來代替分立元件電路以及以嚴(yán)謹(jǐn)?shù)木襁M(jìn)行設(shè)計(jì),因此具有可靠性高,調(diào)試容易,體積小巧等優(yōu)點(diǎn).

項(xiàng)目實(shí)施方案

1.方案基本功能框圖及描述:

①話筒輸入的語音信號經(jīng) AC97 Audio CODEC 編碼后輸入FPGA進(jìn)行數(shù)字調(diào)制,可提供AM, FM,DSB,SSB等語音通信調(diào)制模式.

②電鍵和RS—232接口輸入的數(shù)字信號經(jīng)FPGA進(jìn)行數(shù)字調(diào)制,可提供ASK,FSK,PSK等數(shù)據(jù)通信調(diào)制模式.

③實(shí)時的高速數(shù)字信號調(diào)制通過FPGA來實(shí)現(xiàn),各種調(diào)制模式能在瞬間互相切換.

④兩組DAC在FPGA的控制下可輸出正交的已調(diào)制信號.

⑤兩組DAC后接LC低通濾波器,用于濾除高次諧波.

⑥D(zhuǎn)DS,兩組混頻電路,以及加法器用于改變最終輸出信號的頻率.

⑦加法器后接的放大器用于緩沖和放大最終的輸出信號.

⑧單片機(jī),LCD,鍵盤構(gòu)成人機(jī)交互模塊,用于在脫離PC機(jī)的情況下,控制系統(tǒng)的所有功能.

2.需要的開發(fā)平臺:

①實(shí)現(xiàn)本方案所需要的基本功能、功能、接口

實(shí)現(xiàn)本方案需要FPGA具有足夠多的邏輯單元,并且具有16位或以上數(shù)量足夠多的乘法器,用于實(shí)現(xiàn)DSP算法. 具有高速擴(kuò)展接口,用于連接兩路DAC. 具有低速擴(kuò)展接口,用于連接人機(jī)交互模塊和電鍵.具有AC97 Audio CODEC,用于對話筒輸入的語音信號進(jìn)行編碼.具有RS-232端口,用于與PC機(jī)相連.具有穩(wěn)壓供電電路,以便接上5V電源即可正常工作,簡化整個系統(tǒng)供電電路的設(shè)計(jì).具有高速時鐘源電路,為FPGA和外部的DAC提供時鐘源.

②所需要的目標(biāo)FPGA開發(fā)平臺，簡述為什么需要此平臺

所需要的目標(biāo)FPGA開發(fā)平臺是V2PRO,因?yàn)楸卷?xiàng)目要求FPGA具有16位或以上數(shù)量足夠多的乘法器,需要有AC97 Audio CODEC, RS-232端口, 高速擴(kuò)展接口, 低速擴(kuò)展接口,高速時鐘源電路,獨(dú)立的穩(wěn)壓供電電路.

③是否需要其它配套的開發(fā)工具

除了Xilinx ISE Foundation, ModelSim XE-III外,還需要LabVIEW用于開發(fā)PC機(jī)上的RS-232通信控制軟件.

3.方案實(shí)施過程中需要開發(fā)的模塊

需要開發(fā)的FPGA模塊包括:

①DAC輸出模塊:用于把調(diào)制模塊輸出信號的通過高速擴(kuò)展接口輸出到DAC和控制DAC的工作狀態(tài).

②調(diào)制模塊:用于完成AM,FM,DSB,SSB, ASK,FSK,PSK,的實(shí)時數(shù)字調(diào)制.

③RS-232接口模塊:用于通過RS-232接口與PC機(jī)通信,并把PC機(jī)傳來的待發(fā)射數(shù)據(jù)傳入調(diào)制模塊.

④電鍵接口模塊: 用于通過低速擴(kuò)展接口連接電鍵,把電鍵輸入的數(shù)據(jù)傳入調(diào)制模塊.

⑤AC97 Audio CODEC接口模塊: 用于把AC97 Audio CODEC輸入的音頻量化數(shù)據(jù)輸入調(diào)制模塊.

⑥功能控制模塊: 用于通過低速擴(kuò)展接口與人機(jī)交互功能子板相連,控制系統(tǒng)的各項(xiàng)功能.

模塊開發(fā)的方式:

開發(fā)方式是采用自頂而下的設(shè)計(jì)方法,首先確定該模塊中各子模塊的具體功能和相互的互連關(guān)系,然后確定各子模塊的具體參數(shù).在確定各子模塊的具體參數(shù)和互連關(guān)系后,在Xilinx ISE Foundation中用Verilog來實(shí)現(xiàn).最后用ModelSim XE-III對該模塊和其子模塊分別進(jìn)行仿真.

4.系統(tǒng)最終要達(dá)到的性能指標(biāo)

輸出頻率范圍10MHz～150MHz,輸出阻抗50ohm,輸出功率>=10dBm. 工作溫度0~50,頻率步進(jìn)間隔1Hz,頻率穩(wěn)定度1ppm(開機(jī)后10分鐘),音頻響應(yīng)范圍(-6dB)500Hz~2.5KHz,.可提供AM, FM,DSB,SSB等語音通信調(diào)制模式,可提供ASK,FSK,PSK等數(shù)據(jù)通信調(diào)制模式.話筒可輸入語音信號, 電鍵和RS—232接口輸入數(shù)字信號.PC機(jī)通過RS-232接口與本系統(tǒng)通信,透過PC機(jī)上的軟件,可以控制本系統(tǒng)的各個功能,并且可以利用PC機(jī)上的軟件進(jìn)行數(shù)據(jù)的發(fā)送.利用本系統(tǒng)的用戶交互模塊,可以在脫離PC機(jī)的情況下控制本系統(tǒng)的各個功能.

需要的其它資源

1.設(shè)計(jì)輸入輸出功能子板

①雙路DAC功能子板:利用8bit或12bit 的DAC芯片來實(shí)現(xiàn).采用高速擴(kuò)展接口與V2PRO硬件開發(fā)平臺相連接.此功能子板單獨(dú)進(jìn)行設(shè)計(jì)和調(diào)試,測試通過后再和系統(tǒng)連接在一起.

②DDS信號發(fā)生功能子板:利用ADI公司的DDS芯片產(chǎn)生正交本地振蕩信號,與人機(jī)交互功能子板相連. 此功能子板單獨(dú)進(jìn)行設(shè)計(jì)和調(diào)試,測試通過后再和系統(tǒng)連接在一起.

③混頻功能子板:加法器和兩個混頻器共同構(gòu)成此功能子板.與雙路DAC功能子板,DDS信號發(fā)生功能子板,寬帶放大器功能子板相連. 此功能子板單獨(dú)進(jìn)行設(shè)計(jì)和調(diào)試,測試通過后再和系統(tǒng)連接在一起.

④寬帶放大器功能子板:采用專用寬帶放大芯片構(gòu)成.與混頻功能子板相連. 此功能子板單獨(dú)進(jìn)行設(shè)計(jì)和調(diào)試,測試通過后再和系統(tǒng)連接在一起.

⑤人機(jī)交互功能子板:采用單片機(jī),矩陣鍵盤,LCM構(gòu)成,用于在脫離PC機(jī)的情況下,完成系統(tǒng)的控制和人機(jī)交互. 與V2PRO硬件開發(fā)平臺通過低速擴(kuò)展接口相連,與DDS信號發(fā)生功能子板相連. 此功能子板單獨(dú)進(jìn)行設(shè)計(jì)和調(diào)試,測試通過后再和系統(tǒng)連接在一起.

2.測試設(shè)備

指針萬用表,數(shù)字萬用表,200M數(shù)字示波器,200M頻譜分析儀,5V穩(wěn)壓電源,20M函數(shù)信號發(fā)生器, 邏輯分析儀

3.方針、開發(fā)工具

設(shè)計(jì)軟件包括: Xilinx ISE Foundation, ModelSim XE-III,Cadence SPB 15.7 , Synopsys Saber Z-2007 , Multisim v9 , Filter Solutions 2006 , Proteus 7.1 , AVR Studio 4, WinAVR, LabVIEW

硬件開發(fā)平臺包括: V2PRO, BASYS